ZHCZ035C November 2023 – July 2025 AM263P2-Q1 , AM263P4 , AM263P4-Q1
[TMU] 写入 TMU 寄存器时 R5SS0_CORE1 和 R5SS1_CORE1 上的 TCM 存储器损坏
R5 访问内部 TMU 空间也会访问 ATC 存储器位置。
在集群配置的双核模式下,通过 TCM 总线访问 TMU1 存储器映射的 CPU1 也会发起对 ATCM1 Bank0 RAM 的访问(受影响的位置为 0x40-0x280)。
WR TXN:由于未阻止到存储器的有效信号,CORE1 写入 TMU1 会破坏 ATCM1 Bank0 存储器的内容
RD TXN:CORE1 对 TMU1 的读取未损坏,因为 ATC_WAIT 置为有效,即使进行了 ATCM 存储器访问,也会从 TMU 采样正确的读取数据(无影响)
使用下列解决方法之一:
WA1:不使用 CPU1 分配的 ATCM 初始 576 字节 (0x40-0x280)
WA2:仅使用 CPU0 TMU 进行计算。不使用 CPU1 TMU