ZHCUDF4A September   2025  – November 2025

 

  1.   1
  2.   说明
  3.   特性
  4.   应用
  5.   5
  6. 1评估模块概述
    1. 1.1 简介
    2. 1.2 U1：回流焊
    3. 1.3 套件内容
    4. 1.4 规格
    5. 1.5 器件信息
  7. 2硬件
    1. 2.1 电源要求
    2. 2.2 建议测试设备
    3. 2.3 通过外部连接轻松进行评估
    4. 2.4 测试点
    5. 2.5 示波器探头：探测 EVM
  8. 3硬件设计文件
    1. 3.1 原理图
    2. 3.2 PCB 布局
    3. 3.3 PCB 布局指南
    4. 3.4 PCB 布局示例
    5. 3.5 物料清单 (BOM)
    6.     商标
  9. 4修订历史记录

3.3 PCB 布局指南

UCC35131-Q1 集成隔离式电源设计可简化系统设计并减少使用的电路板面积。请遵循这些指南进行正确的 PCB 布局，以便实现理想性能。为了实现热性能良好的 PCB 设计，推荐在外部层上使用 2 盎司铜的至少 4 层 PCB 层堆叠。建议不要将信号布线或将元件直接放置在 UCC35131-Q1 下方。

  1. VIN 引脚和 GNDP 引脚之间的输入电容器：
    1. 将 0.1μF 高频旁路电容器 (C3) 尽可能靠近引脚 3、4 (VIN) 和引脚 5–8 (GNDP) 放置，并与 IC 位于 PCB 的同一侧。0402 陶瓷 SMD 或更小尺寸是实现最佳布局所需的尺寸。10MHz 至 30MHz 范围内的自谐振频率非常适合为内部隔离式转换器的开关频率噪声提供低阻抗去耦。请勿在旁路电容器和 IC 引脚之间放置任何过孔，以强制高频电流通过电容器。
    2. 将大容量 VIN 电容器 (C2) 尽可能靠近 0.1μF 高频旁路电容器 (C3) 并与之并联，且与 IC 位于 PCB 的同一侧，如 图 3-8 所示。
  2. /PG 去耦电容器：/PG 去耦电容器应靠近引脚 2 (/PG) 放置，并与 UCC35131-Q1 位于 PCB 的同一侧。请参阅 图 3-8 中所示的 C13 放置方式。
  3. VDD 引脚和 COM 引脚之间的输出电容器：
    1. 将 0.1μF 高频旁路电容器 (C5) 尽可能靠近引脚 12 (VDD) 和引脚 10、11 (COM) 放置，并与 IC 位于 PCB 的同一侧。0402 陶瓷 SMD 或更小尺寸是理想的布局尺寸。10MHz 至 30MHz 范围内的自谐振频率非常适合为内部隔离式转换器的开关频率噪声提供低阻抗去耦。请勿在旁路电容器和 IC 引脚之间放置任何过孔，以强制高频电流通过电容器。
    2. 将大容量 VDD-COM 电容器 (C8) 尽可能靠近 0.1μF 高频旁路电容器 (C5) 并与之并联，且与 IC 位于 PCB 的同一侧，如 图 3-8 所示。
  4. VEE 引脚和 COM 引脚之间的输出电容器：
    1. 将 2.2μF 高频率旁路电容器 (C9) 尽可能靠近 VEE 和 COM 引脚放置。3MHz 至 4MHz 范围内的自谐振频率非常适合为选择 3.3uH 电感器 (L1) 的降压/升压转换器的开关频率噪声提供低阻抗去耦。将电容器放置在 PCB 的另一侧并使用过孔进行连接是可行的，这样可缩短电容器与 VEE 降压/升压转换器内部低侧 MOSFET 之间的开关环路。此外，将电容器放置在另一侧也会简化 VDD 引脚和 COM 引脚之间去耦电容器的放置。C9 和 L1 放置在 PCB 底部的示例如 图 3-12 所示。
  5. 反馈：
    1. COMA 必须通过所有 PCB 层与 COM 平面隔离。使用一个过孔直接连接到 FBVDD 引脚的低侧电阻器和滤波电容器，与 FBVEE 引脚的低侧滤波电容器相同。
    2. 将 RFBVDD 反馈电阻器（R6 和 R7）和去耦陶瓷电容器 (C6) 靠近 IC 放置。
    3. 顶层反馈电阻器必须放置在低侧电阻器旁边，两个电阻器之间具有较短的直接连接，并通过单一连接点连接至 FBVDD 引脚。用于检测稳压轨 (VDD-COM) 的顶部连接必须进行布线并连接到栅极驱动器引脚附近的 VDD 偏置电容器远程位置，以便获得出色的精度和瞬态响应。
    4. VEE 反馈电阻器 (R5) 必须与去耦合陶瓷电容器 (C4) 一起放置在 FBVEE（引脚 15）旁边；而用于检测稳压轨 (COM-VEE) 的连接必须从栅极驱动器引脚附近位置较远的 COM 偏置电容器进行布线和连接，以便获得出色的精度和瞬态响应。
    5. 使用双路输出模式时，必须填充降压/升压电感器 (L1) 和 2.2uF 去耦陶瓷电容器 (C9)。它们可以放置在 IC 的另一侧或与 IC 位于同一层。
    6. 图 3-9 显示了布局示例，其中 L2（黄色）布线在第 2 层，L3（绿色）布线在第 3 层。
  6. 散热过孔：UCC35131-Q1 内部变压器直接连接到引线框。因此，如以下步骤所述，为 PCB 设计提供足够的空间和适当的散热至关重要。
    1. TI 建议通过多个通孔将 VIN、GNDP、VDD 和 COM 引脚连接到内部接地平面或电源平面。或者，使连接到这些引脚的多边形尽可能宽。
    2. 使用多个散热过孔将 PCB 顶层 GNDP 铜连接到底部 GNDP 铜。如果可能，建议在外部顶部和底部 PCB 层上使用 2 盎司铜。
    3. 使用多个散热过孔将 PCB 顶层 VEE 铜连接到底部 VEE 铜。如果可能，建议在外部顶部和底部 PCB 层上使用 2 盎司铜。
    4. 连接顶部和底部铜的散热过孔也可以连接到内部铜层，以进一步改善散热效果。
    5. 散热过孔类似于下图所示，但应在覆铜区允许的范围内尽可能多地使用散热过孔。TI 建议使用直径为 30mil、孔尺寸为 12mil 的散热过孔。
    6. 图 3-10 所示为布局示例。如果可用的铜面积较小，请在设计允许的情况下使用尽可能多的散热过孔，靠近引脚 5-8（初级）和引脚 9-11（次级）放置。
  7. 爬电间隙：为了保持数据表中指定的完整爬电距离、间隙和电压隔离额定值，请避免布线信号线迹或将元件直接放置在 UCC35131-Q1 下方。在整个定义的隔离栅中，保持以红色突出显示的间隙宽度。基础型隔离的排除间隙可以比增强型隔离要求 (8.2mm) 小 50%。使用 8.2mm 可提供额外的裕度。图 3-11 所示为布局示例。
  8. 栅极驱动器输出电容器：CVDD_GD（C11 和 C12）和 CVEE_GD (C10) 是 UCC35131-Q1 Excel 计算器工具中引用的参考位号。C11 和 C12 是 VDD-COM 之间的电容器，C10 是 COM-VEE 之间的电容器。C10-12 是栅极驱动器 IC 所需的电容器。
    1. CVDD_GD 和 CVEE_GD 必须放置在栅极驱动器 IC 旁边，以实现出色的去耦和栅极驱动器开关性能。
    2. 为了更好地调节电压，VEE (FBVEE) 和 VDD (FBVDD) 的反馈布线必须尽可能直接，以便直接在栅极驱动器 IC 附近的 VDD 和 VEE 电容器处检测电压反馈。