ZHCUD96 August   2025

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   5
  6. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  7. 2硬件
    1. 2.1 CDCLVP111-SEP 时钟多路复用器选择
    2. 2.2 CDCLVP111-SEP EVM 输入偏置
    3. 2.3 CDCLVP111-SEP EVM 输出终止
    4. 2.4 组装说明
      1. 2.4.1 CDCLVP111-SEP 设置和快速测试
        1. 2.4.1.1 电源设置
  8. 3硬件设计文件
    1. 3.1 CDCLVP111-SEP EVM 原理图
    2. 3.2 PCB 布局
    3. 3.3 物料清单 (BOM)

2.2 CDCLVP111-SEP EVM 输入偏置

CDCLVP111-SEP EVM 旨在实现灵活的输入偏置。默认情况下，该电路板配置了两个 50Ω 的电阻器，旨在让两个 CLK 都实现 LVPECL 偏置电平（VCC-2 V、接地）。这种配置允许直接使用 LVPECL 驱动器。

CDCLVP111SEPEVM 输入偏置原理图图 2-1 输入偏置原理图

该电路板还旨在对 LVDS 输入进行交流耦合。实现方式如下：将 LVDS 输入信号交流耦合，并在 CLKx 引脚的两个差分对内上将相应的 50Ω 连接至 GND 终端。

最后一个终端选项是允许使用单端输入来驱动 CLKx。可以在电路中添加一些 0Ω 电阻器（R8、R10、R14、R17），从而将 VBB 输出连接到 CLKx 未使用的引脚。