ZHCUCR0A February 2023 – January 2025 AM62A1-Q1 , AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1 , AM62D-Q1
如前所述,关键接口会影响元件放置选项。PCB 设计的下一步是确定布线到这些关键接口的优先级。必须先完成对优先级较高接口的布线,然后再对优先级较低的接口进行布线。必须首先对优先级较高的接口进行布线。当未建立布线优先级时,PCB 布局团队往往会陷入时间紧张的迭代过程,并获得次优的结果。
表 7-1 列出了 AM62Ax/AM62Dx 系列器件中包含的接口的建议优先级顺序。个别设计要求可能推动了对优先级调整的需求,但这可以作为良好的基准,并已用于本文档中所示的电路板示例。
| 接口 | 布线优先级 |
|---|---|
| DDR4/LPDDR4 | 10(最高优先级) |
| CSI | 9 |
| OSC | 8 |
| USB2、OSPI | 8 |
| 配电 | 7 |
| RGMII | 6 |
| eMMC | 5 |
| 时钟 | 5 |
| MII / RMII | 4 |
| SPI | 4 |
| 电机控制 | 4 |
| 模拟 | 3 |
| GPMC | 2 |
| GPIO | 1 |
| UART/CANUART | 1 |
| I2C/温度二极管 | 1(最低优先级) |
由于数据速率和丢失问题,多千兆位 DDR(双数据速率)接口最为关键。DDR 位于优先级列表顶部,因为它对 PCB 损耗非常敏感。此外,单端特性使其极易受到信号完整性问题(如串扰)的影响,尤其是在本设计所针对的高速条件下。优先级列表中的下一个是 CSI(摄像头串行接口)。这些布线的长度限制可能会影响 CSI 连接器和 AM62Ax/AM62Dx 器件在 PCB 上的放置位置。CSI 信号位于 BGA 封装的外层,允许一些 CSI 布线在没有过孔的情况下从 BGA 迂回。
异步和低速接口位于底部。这样就使同步和源同步接口按数据速率排列在顶端。让人感到意外的可能是配电。如果排在最后,会导致去耦性能不佳或电流耗尽,并且由于铜材不足以承载电源和接地电流而导致电源噪声过大。在对中间优先级接口和低优先级接口进行布线之前,必须分配用于铜缆和去耦的空间。