9 DDR 接口

AM62Ax/AM62Dx SoC 支持连接 LPDDR4 器件。DDR 信号必须以最高优先级布线，如 表 7-1 中所述。有关 DDR 布线的详细建议，请参阅 DDR 布线指南。下面的图片展示了 AM62Ax/AM62Dx 上 DDR 接口的 BGA 分线

DDR SDRAM 存储器器件通常采用以下布局：数据组焊球最靠近 AM62Ax/AM62Dx 器件。封装 BGA 焊球图经过精心规划，将 DDR 地址和命令信号放置在数据字节通道 0 和 1 与数据字节通道 2 和 3 之间。

图 9-1 和图 9-2 分别展示了如何迂回 DDR 字节通道 0 和 1。同样，图 9-3 和图 9-4 分别展示了 DDR 字节通道 2 和 3 的迂回布线。使用电镀穿孔 (PTH) 过孔使得这些信号可以在任何层上在 SoC 和 SDRAM 之间布线。

地址、命令和时钟信号直接布线到存储器器件。

顶部和内层用于地址和命令信号的迂回和布线。布线长度必须匹配，以确保信号同时到达存储器。SoC 与寄存器引脚之间的长度匹配必须单独进行，并且必须包括内存焊盘的存根和所有过孔长度。有关 DDR 布线的详细建议，请参阅 DDR 布线指南。

这些层上的 LPDDR4 接口地址和命令信号的迂回如图 9-5 上方所示。

地址信号直接从 SoC 布线到存储器器件相关焊盘旁边的过孔。这要求地址信号以正确的顺序迂回。每个地址和命令信号都需要具有相同数量的过孔。使用电镀穿孔 (PTH) 过孔可以灵活地在任何层上进行地址/命令信号布线。