ZHCUBK1 December   2023 LMX1906-SP

 

  1.   1
  2.   说明
  3.   特性
  4.   应用
  5.   5
  6. 1评估模块概述
    1. 1.1 引言
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  7. 2硬件
    1. 2.1 设置
      1. 2.1.1 评估设置要求
      2. 2.1.2 连接图
        1. 2.1.2.1 如何实现完全 SPI 控制
      3. 2.1.3 电源要求
      4. 2.1.4 引脚模式搭接
      5. 2.1.5 参考时钟
        1. 2.1.5.1 输出接头
        2. 2.1.5.2 接头信息
        3. 2.1.5.3 默认配置
        4. 2.1.5.4 如何生成 SYSREF
        5. 2.1.5.5 倍频器模式示例
        6. 2.1.5.6 分频器模式示例
        7. 2.1.5.7 混合模式：SPI 和引脚模式
  8. 3软件
    1. 3.1 软件安装
    2. 3.2 软件说明
    3. 3.3 USB2ANY 接口
  9. 4实现结果
    1. 4.1 缓冲器、分频器和倍频器模式
    2. 4.2 SYSREF 生成
    3. 4.3 SYSREF 延迟发生器
  10. 5硬件设计文件
    1. 5.1 原理图
    2. 5.2 PCB 布局
      1. 5.2.1 PCB 层堆叠
    3. 5.3 物料清单
  11. 6其他信息
    1. 6.1 疑难解答指南
      1. 6.1.1 一般指导
      2. 6.1.2 如果在 CLKOUT 上看不到输出
      3. 6.1.3 如果器件功能未激活
      4. 6.1.4 如果倍频器频率不准确
      5. 6.1.5 如果分频器频率不准确
      6. 6.1.6 如果未观察到 SYSREF
    2. 6.2 商标

4.2 SYSREF 生成

SYSREF 生成电路包括 SYSREF 预分频器和后分频器、脉冲量可编程的脉冲发生器和中继器模式旁路。SYSREF 发生器模式将 SYSREF 信号重新定时到输出时钟，验证 SYSREF 输出是否接近具有默认延迟设置的时钟输出的下降沿。中继器模式时序仅由器件的传播延迟决定。

要激活 SYSREF 生成电路，必须满足以下条件：

  • SRREQ_MODE 字段必须设置为 SYSREFREQ 模式。
  • SYSREF_MODE 字段必须设置为适当的条件：连续、脉冲发生器或中继器。
  • 在发生器模式（连续或脉冲发生器）下，必须验证 FINTERPOLATOR % FSYSREF = 0。
  • 必须针对生成器或中继器模式正确配置 SYSREF_DLY_BYP 字段（每当设置 SYSREF_MODE 时，GUI 自动设置条件通常会验证这一点）。
  • SRREQ_VCM 字段必须设置为直流耦合模式才能实现连续或脉冲发生器输出。在中继器模式输出中，SYSREF 输入可以是交流或直流耦合，并且必须相应地设置 SRREQ_VCM。
  • 对于连续模式，必须在 SYSREFREQ 引脚上连续看到高电平信号。对于脉冲发生器模式，必须在 SYSREFREQ 引脚上看到低电平到高电平的转换才能触发脉冲发生器。对于中继器模式，输出遵循输入状态。
GUID-20231114-SS0I-BBLJ-KNBG-DZCC7TXX6Q0S-low.png图 4-5 具有 10MHz SYSREF 的 800MHz 缓冲器模式