ZHCUBD9A October   2023  – June 2024

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
    3. 2.3 重点产品
      1. 2.3.1 TIOL112
      2. 2.3.2 MSPM0L1306
  9. 3硬件、测试要求和测试结果
    1. 3.1 硬件要求
    2. 3.2 测试设置
    3. 3.3 测试结果
      1. 3.3.1 TCD_PHYL_INTF_TRENHIGH 和 TCD_PHYL_INTF_TRENLOW
      2. 3.3.2 TCD_PHYL_INTF_UARTTRANSDELAY
      3. 3.3.3 TCD_PHYL_INTF_RESPONSETIME
      4. 3.3.4 TCD_PHYL_INTF_ISIRD
  10. 4设计和文档支持
    1. 4.1 设计文件
      1. 4.1.1 原理图
      2. 4.1.2 BOM
    2. 4.2 工具与软件
    3. 4.3 文档支持
    4. 4.4 支持资源
    5. 4.5 商标
  11. 5作者简介
  12. 6修订历史记录

3.3 测试结果

表 3-3 显示了基于 IO-Link 测试规范的物理层测试，以及此参考设计的结果。

表 3-3 物理层测试
ID 名称 配置 规范（条款） 结果
SDCI_TC_0011 TCD_PHYL_INTF_ISD 测量器件 L+ 上的静态电源电流 请参阅 5.3.2.3 表 6 ISDIOLmax (VSD = 18V)：12.3mA ISDIOLmax (VSD = 30V)：13.6mA
SDCI_TC_0012 TCD_PHYL_INTF_ISIRD 在上电时监测器件的电流和通信：在最小和最大电源条件下验证器件充电要求和上电行为。 请参阅 5.3.2.3 表 6 和 5.4.1 表 10 QISD (VSD = 18V)：< 3.5mA 启动次数 (VSD = 30V)：1 QISD (VSD = 18V)：< 3.5mA 启动次数 (VSD = 30V)：1
SDCI_TC_0013 TCD_PHYL_INTF_VRESHIGH 器件高侧驱动器的驱动能力。
在 50mA 负载条件下测量电源 L+ 和 C/Q(1) 输出之间的压降。		 请参阅 5.3.2.4 表 7 VCQ (VSD = 18V)：0.13V VCQ (VSD = 30V)：0.13V
SDCI_TC_0014 TCD_PHYL_INTF_VRESLOW 器件低侧驱动器的驱动能力。
在 50mA 灌电流条件下测量负电源 L– 和 C/Q 输出之间的压降。		 请参阅 5.3.2.4 表 7 VCQ (VSD = 18V)：0.13V VCQ (VSD = 30V)：0.13V
SDCI_TC_0015 TCD_PHYL_INTF_IQQD 在接收模式下测量进入 C/Q 的静态电流 请参阅 5.3.2.4 表 7 ICQ（VSD = 18V、VID = 13V）：< 1μA ICQ（VSD = 18V、VID = VSD）：< 1μA ICQ（VSD = 30V、VID = 13V）：< 1μA ICQ（VSD = 30V、VID = VSD）：< 1μA
SDCI_TC_0016 TCD_PHYL_INTF_VTHHD 在 C/Q 上测量高电平阈值电压 请参阅 5.3.2.2 表 5 0 → 1 转换时的 VID (VSD = 18V)：11.1V 0 → 1 转换时的 VID (VSD = 30V)：11.1V
SDCI_TC_0017 TCD_PHYL_INTF_VTHLD 在 C/Q 上测量低电平阈值电压 请参阅 5.3.2.2 表 5 1 → 0 转换时的 VID (VSD = 18V)：10.4V 1 → 0 转换时的 VID (VSD = 30V)：10.4V
SDCI_TC_0018 TCD_PHYL_INTF_VHYSD 根据 VTHHD 和 VTHLD 计算 C/Q 上的迟滞电压 请参阅 5.3.2.2 表 5 VHYSD (VSD = 18V)：0.7V VHYSD (VSD = 30V)：0.7V
SDCI_TC_0300 TCD_PHYL_INTF_VOLTRANGECQ 在信号电压超过电源电压后测试器件行为 请参阅 5.3.2.2 表 5，VIL 和 VIH 已建立通信
SDCI_TC_0027 TCD_PHYL_INTF_TRENHIGH 在成功接收到唤醒请求后，器件会释放高侧输出驱动器。在 C/Q 为高电平信号时测量器件的唤醒接收使能延迟。通过在 L+ 至 C/Q 和 C/Q 至 L 之间施加电阻分压器来测量延迟时间。 请参阅 5.3.3.3 表 10 C/Q = 高电平时的 tREN：
93µs
SDCI_TC_0028 TCD_PHYL_INTF_TRENLOW 成功接收到唤醒请求后，器件应释放低侧输出驱动器。在 C/Q 为低电平时测量器件的唤醒接收使能延迟。通过在 L+ 至 C/Q 和 C/Q 至 L 之间施加电阻分压器来测量延迟时间。 请参阅 5.3.3.3 表 10 C/Q = 低电平时的 tREN：
94µs
SDCI_TC_0304 TCD_PHYL_INTF_UARTTRANSDELAY 测量器件回复消息的两个连续 UART 帧之间的延迟时间。 请参阅 A.3.4 公式 (A.4) t2min：0 TBIT t2max： 0 TBIT
SDCI_TC_0305 TCD_PHYL_INTF_RESPONSETIME 测量主站消息到器件回复消息（最后一个 UART 帧结束到第一个 UART 帧开始）之间的延迟时间。 请参阅 A.3.5 公式 (A.5) tAmin：4.25 TBIT tAmax：4.25 TBIT
(1) C/Q = 通信 (C) 或开关 (Q) 信号 (SIO) 的连接