ZHCSZF6 December 2025 DLP3940S-Q1
ADVANCE INFORMATION
DLP3940S-Q1 与 DLPC231S-Q1 搭配使用可支持最高 1920 × 800 的各种显示分辨率。
DLPC231S-Q1 的显示帧缓冲区大小限制为 1,536,000 像素,或 1920 × 800 的等效分辨率。因此,DLPC231S-Q1 会将 1920 × 800 帧数据部分显示到 1920 × 1080 微镜阵列中,导致有 280 行微镜未使用。前端 FPGA 分辨率加速器用于将在 FPD-Link 接口接收的 1920 × 800 正交显示输入转换为菱形兼容格式。FPGA 使 DLPC231S-Q1 能够驱动 DLP3940S-Q1,而无需在 DMD 上应用额外的菱形下采样或抽取。FPGA 加速器产生的输出是菱形格式帧分辨率:2716 × 1130 / 2,即 1,534,540 像素,通过 FPD-Link 接口传输到 DLPC231S-Q1。
FPGA 分辨率加速器会应用去伽马、菱形抗混叠滤波器、菱形转换、反向滤波器和反向伽马。或者,可以从 FPGA 中卸载此分辨率加速器例程,以便在高带宽主机处理器上作为预处理步骤执行,从而绕过并消除对 FPGA 的需求。
有关如何在 DLP3940S-Q1 上显示输入图像的信息,请参阅 DLPC230-Q1/DLPC230S-Q1/DLPC231S-Q1 显示应用编程人员指南。
与 DLP3940S-Q1 搭配使用时,未来的控制器将支持 1920 × 1080 的全高清分辨率。