ZHCSZF6 December   2025 DLP3940S-Q1

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  绝对最大额定值
    2. 5.2  存储条件
    3. 5.3  ESD 等级
    4. 5.4  建议运行条件
    5.     11
    6. 5.5  热性能信息
    7. 5.6  电气特性
    8. 5.7  开关特性
    9. 5.8  时序要求
    10.     16
    11. 5.9  系统安装接口负载
    12.     18
    13. 5.10 微镜阵列物理特性
    14.     20
    15. 5.11 微镜阵列光学特性
    16. 5.12 窗口特性
    17. 5.13 芯片组元件使用规格
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 SubLVDS 数据接口
      2. 6.3.2 用于控制的低速接口
      3. 6.3.3 电源接口
      4. 6.3.4 时序
    4. 6.4 器件功能模式
    5. 6.5 光学接口和系统图像质量注意事项
      1. 6.5.1 数字光圈和杂散光控制
      2. 6.5.2 光瞳匹配
      3. 6.5.3 照明溢出
    6. 6.6 微镜阵列温度计算
      1. 6.6.1 使用温度检测二极管监控阵列温度
    7. 6.7 微镜功率密度计算
    8. 6.8 窗口孔隙照明溢出计算
    9. 6.9 微镜着陆打开/着陆关闭占空比
      1. 6.9.1 微镜着陆开/着陆关占空比的定义
  8. 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 应用概述
      2. 7.2.2 输入图像分辨率
      3. 7.2.3 参考设计
      4. 7.2.4 应用任务剖面注意事项
      5. 7.2.5 设计要求
      6. 7.2.6 详细设计过程
    3. 7.3 温度检测
      1. 7.3.1 温度检测二极管
        1. 7.3.1.1 温度检测二极管理论
  9. 电源相关建议
    1. 8.1 DMD 电源上电过程
    2. 8.2 DMD 电源断电过程
    3. 8.3 DMD 电源时序要求
  10. 布局
    1. 9.1 布局指南
  11. 10器件和文档支持
    1. 10.1 第三方产品免责声明
    2. 10.2 器件支持
      1. 10.2.1 器件命名规则
      2. 10.2.2 器件标识
    3. 10.3 文档支持
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

输入图像分辨率

DLP3940S-Q1DLPC231S-Q1 搭配使用可支持最高 1920 × 800 的各种显示分辨率。

DLPC231S-Q1 的显示帧缓冲区大小限制为 1,536,000 像素,或 1920 × 800 的等效分辨率。因此,DLPC231S-Q1 会将 1920 × 800 帧数据部分显示到 1920 × 1080 微镜阵列中,导致有 280 行微镜未使用。前端 FPGA 分辨率加速器用于将在 FPD-Link 接口接收的 1920 × 800 正交显示输入转换为菱形兼容格式。FPGA 使 DLPC231S-Q1 能够驱动 DLP3940S-Q1,而无需在 DMD 上应用额外的菱形下采样或抽取。FPGA 加速器产生的输出是菱形格式帧分辨率:2716 × 1130 / 2,即 1,534,540 像素,通过 FPD-Link 接口传输到 DLPC231S-Q1

FPGA 分辨率加速器会应用去伽马、菱形抗混叠滤波器、菱形转换、反向滤波器和反向伽马。或者,可以从 FPGA 中卸载此分辨率加速器例程,以便在高带宽主机处理器上作为预处理步骤执行,从而绕过并消除对 FPGA 的需求。

有关如何在 DLP3940S-Q1 上显示输入图像的信息,请参阅 DLPC230-Q1/DLPC230S-Q1/DLPC231S-Q1 显示应用编程人员指南

DLP3940S-Q1 搭配使用时,未来的控制器将支持 1920 × 1080 的全高清分辨率。