ZHCSZC5 December 2025 TPS544B27W
PRODUCTION DATA
PMBUS_ADDR 在图 7-73 中展示并在表 7-95 中进行介绍。
返回到汇总表。
写入事务:写入字
读取事务:读取字
数据格式:无符号二进制(2 字节)
NVM 备份:EEPROM
更新:动态。然后,需要进行 STORE_USER_ALL 上电复位,器件才能响应新的 PMBus 地址。此命令包含用于设置器件的 PMBus 地址和 PMB_ADDR 引脚的其他配置设置的位。
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| RESERVED | PMB_ADDR[6:0] | ||||||
| R-0h | R/W-Xh | ||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| OVRD_PMB_ADDR | SEL_PMB_DAT_DEL[1:0] | RESERVED | SEL_PSTR_ADDR_BASE[3:0] | ||||
| R/W-Xh | R/W-Xh | R-0h | R/W-Xh | ||||
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 15 | RESERVED | R | 0h | |
| 14:8 | PMB_ADDR[6:0] | R/W | X | 该 7 位代码确定器件的 PMBus 地址。上电复位后,从该字段读回的值应为器件响应的地址。有关引脚配置如何影响该字段的详细信息,请参阅 PMB_ADDR 引脚配置部分。 |
| 7 | OVRD_PMB_ADDR | R/W | X | 该位确定 PMBus 地址是来自引脚配置还是来自 NVM 设置。设置该位不会覆盖 PMB_ADDR 引脚配置部分中所述的选择:选项 0 或选项 1。为了使该位生效,用户必须写入该位,存储到 EEPROM,并对器件进行下电上电。
|
| 6:5 | SEL_PMB_DAT_DEL[1:0] | R/W | X | 该位字段允许向 PMBus 数据输入添加内部延迟。该延迟仅影响传入数据,不会延迟器件的输出数据。 如果 PMBus 控制器设计为在时钟下降沿的同时转换数据线,则可能需要添加内部延迟。如果没有适当的延迟,数据线和时钟线之间的下降时间差异可能会导致器件先检测数据下降沿再检测时钟下降沿,从而错误地将其解释为启动条件。 但是,延迟设置过大可能会导致在接近最短数据设置时间(1MHz 类为 50ns)的情况下转换数据线的 PMBus 控制器出现问题。TI 不建议在使用此类控制器时添加内部延迟。 这些配置位在 PMBus 事务完成后立即生效,无需经过存储恢复周期。
|
| 4 | RESERVED | R | 0h | |
| 3:0 | SEL_PSTR_ADDR_BASE[3:0] | R/W | X | 该位字段设置通过 PMB_ADDR 引脚配置设置的 PMBus 地址的位 6:3。为了使更改生效,用户必须写入新值,存储到 EEPROM,并对器件进行下电上电。只有在完整的下电上电后,新的引脚配置 PMBus 地址才会激活。 |