ZHCSZC5 December 2025 TPS544B27W
PRODUCTION DATA
VBOOT_DCLL 在图 7-76 中展示并在表 7-99 中进行介绍。
返回到汇总表。
写入事务:块写入
读取事务:块读取
数据格式:无符号二进制(3 字节)
NVM 备份:EEPROM
更新:动态 该寄存器包含器件的 VBOOT 选项 0 设置、DCLL 选项 0 和 1 设置以及其他配置位。
| 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| ALLOW_RSVD_DEV_ADDR | RESERVED | VBOOT_0[4:0] | |||||
| R/W-Xh | R-0h | R/W-Xh | |||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| SEL_OTF_BG[2:0] | DCLL_0[4:0] | ||||||
| R/W-X | R/W-Xh | ||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| RESERVED | RESERVED | DCLL_1[4:0] | |||||
| R-0h | R/W-0h | R/W-Xh | |||||
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 23 | ALLOW_RSVD_DEV_ADDR | R/W | X | 该位决定器件是否响应保留的 PMBus 地址 0x28、0x37 和 0x61。
|
| 22:21 | RESERVED | R | 0h | |
| 20:16 | VBOOT_0[4:0] | R/W | X | 这些位包含用于 VREF DAC 目标以实现软启动的 VBOOT 选项 0 设置。在 VBOOT 值设置 VREF DAC 目标的情况下,必须对相应的 VOUT_SCALE_LOOP 或 PROTOCOL_ID 进行编程,以设置内部分压器增益并实现所需的输出电压。设置 VREF DAC 目标会直接将可用 VBOOT 电压数量乘以内部增益设置数量。通过 PMB_ADDR 引脚选择 VBOOT_0 或 VBOOT_1 以确定有效 VBOOT 电压。 在任何状态下都无法阻止 VBOOT_0(或 VBOOT_1)值更新。如果在处于软启动状态时更新了有源 VBOOT,则输出电压将转换为更新后的 VBOOT 设置。 |
| 15:13 | SEL_OTF_BG[2:0] | R/W | X | 这些位用于选择不同的 OTF_BG 阈值。TI 不建议将其设置为 0b100 或 0b101。
|
| 12:8 | DCLL_0[4:0] | R/W | X | 这些位选择 0.1mΩ/LSB 格式的直流负载线路,使 DCLL 范围为 0mΩ 至 3.1mΩ,增量为 0.1mΩ。通过 PMB_ADDR 引脚选择 DCLL_0 或 DCLL_1。 |
| 7:6 | RESERVED | R | 0h | |
| 5 | RESERVED | R/W | 0h | |
| 4:0 | DCLL_1[4:0] | R/W | X | 这些位设置通过 PMB_ADDR 引脚选择的选项 1 DCLL。有关更多详细信息,请参阅 DCLL_0 说明。 |