ZHCSZ02 October   2025 DRV7167

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息_DRV7167A
    5. 5.5 电气特性
  7. 6 参数测量信息
    1. 6.1 传播延迟和失配测量
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 控制输入
      2. 7.3.2 启动和 UVLO
      3. 7.3.3 自举电源调节
      4. 7.3.4 电平转换
      5. 7.3.5 零电压检测 (ZVD) 报告
      6. 7.3.6 短路保护 (SCP)
      7. 7.3.7 过热检测 (OTD)
      8. 7.3.8 故障指示
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 典型应用 - PWM 模式
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息
      1. 11.1.1 机械数据

5.5 电气特性

除非另有说明，否则电压以 AGND 为基准，典型规格在 25℃ 下测得(1)；-40℃ ≤ TJ ≤150℃
参数 测试条件 最小值 典型值 最大值 单位
POWER STAGE_DRV7167A
RDS(ON)HS 高侧 GaN FET 导通电阻 LI=0V，HI=GVDD=5V，BOOT-HS=5V，I(VM-OUT)=16A，TJ = 25℃ 2.3 3.1 mΩ
RDS(ON)LS 低侧 GaN FET 导通电阻 LI=GVDD=5V，HI=0V，BOOT-HS=5V，I(OUT-PGND)=16A，TJ = 25℃ 2.2 3 mΩ
VSD GaN 源极至漏极第三象限导通压降 ISD = 500mA，VM 悬空，VGVDD = 5V，HI = LI = 0V 1.5 V
IL-VM-OUT 高侧 GaN FET 和低侧 GaN FET 关断时从 VM 到 OUT 的漏电流 VM = 80V，OUT=0V，HI = LI = 0V，VGVDD = 5V，TJ=25℃ 10 150 µA
IL-VM-OUT 高侧 GaN FET 和低侧 GaN FET 关断时从 VM 到 OUT 的漏电流 VM = 80V，OUT=0V，HI = LI = 0V，VGVDD = 5V，TJ=90℃ 20 300 µA
IL-OUT-GND 高侧 GaN FET 和低侧 GaN FET 关断时从 OUT 到 GND 的漏电流 OUT = 80V，HI = LI = 0V，VGVDD = 5V，TJ=25℃ 10 150 µA
IL-OUT-GND 高侧 GaN FET 和低侧 GaN FET 关断时从 OUT 到 GND 的漏电流 OUT = 80V，HI = LI = 0V，VGVDD = 5V，TJ=90℃ 20 300 µA
CISS 高侧或低侧 HEMT 的输入电容 VDS=50V，VGS= 0V (HI = LI = 0V)，TJ=25℃ 1700 pF
COSS 高侧 GaN FET 或低侧 GaN FET 的输出电容 VDS=50V，VGS= 0V (HI = LI = 0V)，TJ=25℃ 570 pF
COSS(ER) 高侧 GaN FET 或低侧 GaN FET 的输出电容 - 能量相关 VDS=0 至 50V，VGS= 0V (HI = LI = 0V)，TJ=25℃ 700 pF
COSS(TR) 高侧 GaN FET 或低侧 GaN FET 的输出电容 - 时间相关 VDS=0 至 50V，VGS= 0V (HI = LI = 0V)，TJ=25℃ 880 pF
CRSS 高侧或低侧 HEMT 的反向传输电容 VDS=50V，VGS= 0V (HI = LI = 0V)，TJ=25℃ 4.3 pF
QG 高侧或低侧 HEMT 的总栅极电荷 VDS=50V，ID= 16A，VGS= 5V，TJ=25℃ 12 nC
QGD 高侧或低侧 HEMT 的栅漏极电荷 VDS=50V，ID= 16A，TJ=25℃ 1.2 nC
QGS 高侧或低侧 HEMT 的栅源极电荷 VDS=50V，ID= 16A，TJ=25℃ 3.9 nC
QOSS 输出电荷（高侧 HEMT、低侧 HEMT 和栅极驱动器高压阱电荷的总和）  VDS=50V，ID= 16A，TJ=25℃ 90 nC
QRR 源极至漏极反向恢复电荷 0 nC
tHIPLH 传播延迟：HI 上升(2) LI=0V，GVDD=5V，BOOT-HS=5V，VM=48V 15 25 ns
tHIPHL 传播延迟：HI 下降(2) LI=0V，GVDD=5V，BOOT-HS=5V，VM=48V 15 25 ns
tLIPLH 传播延迟：LI 上升(2) HI=0V，GVDD=5V，BOOT-HS=5V，VM=48V 15 25 ns
tLIPHL 传播延迟：LI 下降(2) HI=0V，GVDD=5V，BOOT-HS=5V，VM=48V 15 25 ns
tMON 延迟匹配：LI 高和 HI 低(2) 2 5 ns
tMOFF 延迟匹配：LI 低和 HI 高(2) 2 5 ns
tPW 可改变输出的最小输入脉冲宽度 10 ns
输入引脚（ENIN/HI、PWM/LI、EN）
VIH 高电平输入电压阈值 上升沿 2.1 V
VIL 低电平输入电压阈值 下降沿 1.2 V
VHYS 上升和下降阈值之间的迟滞 300 mV
RI 输入下拉电阻 200 300 500 kΩ
输出引脚 (ZVDx)
VOL 低电平输出电压 IOL = 3mA 0.25 V
VOH 高电平输出电压 IOL = -1.5mA 至 0mA 2.6 3.5 V
欠压/过压保护
VGVDDR VGVDD 上升沿阈值 上升 3.3 3.6 3.9 V
VGVDDF VGVDD 下降沿阈值 3.1 3.4 3.7 V
VGVDD(hyst) VGVDD UVLO 阈值迟滞 200 mV
VBOOTR BOOT 上升沿阈值 上升 3.3 3.6 3.9 V
VBOOTF BOOT 下降沿阈值 3.1 3.4 3.7 V
VBOOT(hyst) BOOT UVLO 阈值迟滞 200 mV
VBOOTth BOOT 调节电压阈值 4.5 5.3 V
tPWRUP 数字复位后的上电时间  50 µs
同步自举 
VDH 正向压降 IVDD-BOOT = 5mA 40 mV
IVDD-BOOT = 50mA 400 mV
tSS BOOT 上电时间（LI=高电平） CBOOT = 220nF 2.2 µs
tSS BOOT 上电时间（LI=高电平） CBOOT = 1µF 10 µs
电源电流
IGVDD GVDD 静态电流 LI = HI = 0V，GVDD = 5V，EN=0 0.3 mA
IGVDD GVDD 静态电流 LI = HI = 0V，GVDD = 5V 0.9 3.5 mA
IGVDD GVDD 静态电流 LI=GVDD=5V，HI=0V 1.8 7 mA
IGVDDO 总 GVDD 工作电流 f = 500kHz，50% 占空比，VM = 48V 12 15 mA
IBOOT BOOT 静态电流 LI = HI = 0V，GVDD = 5V，BOOT-HS = 5V 0.5 1 mA
IBOOT BOOT 静态电流 LI=0V，HI=GVDD=5V，BOOT-HS=5V，VM=48V 0.8 3.5 mA
IBOOTO BOOT 工作电流 f = 500kHz，50% 占空比，GVDD = 5V，BOOT-HS = 5V，VM = 48V 5.6 8 mA
压摆率控制（有效栅极电阻）
Rgfh RDHF = 0Ω 驱动器 FET 上的电压 = 1.2V 0.3 Ω
RDHF = 4kΩ 1.3
RDHF = 8kΩ 2.6
RDHF =16kΩ 5.3
Rgfl RDLF = 0Ω 驱动器 FET 上的电压 = 1.2V 0.3 Ω
RDLF = 4kΩ 1.3
RDLF = 8kΩ 2.6
RDLF =16kΩ 5.3
Rgrh RDHR = 0Ω 驱动器 FET 上的电压 = 1.2V 0.8 Ω
RDHR = 4kΩ 3.6
RDHR = 8kΩ 7
RDHR = 16kΩ 14
Rgrl RDLR = 0Ω 驱动器 FET 上的电压 = 1.2V 0.8 Ω
RDLR = 4kΩ 3.6
RDLR = 8kΩ 7
RDLR = 16kΩ 14
死区时间控制
tDEAD_MIN 最小死区时间 DLH、DHL = 0Ω；最小死区时间设置。 5 7.5  10 ns
tDEAD_MAX 最大死区时间 DLH、DHL = 100kΩ；最大死区时间设置。 32 40 48 ns
OCP
VDSAT 饱和保护电压阈值 0.75 V
tBLANK VDSAT 检测的消隐时间 38 60 88 ns
tSATFLT 在消隐时间结束后检测到 VDS 过压时，触发 FLT 指示的时间 28.7 ns
ZVD 输出（低电平有效）
VTHRESH_ZVD ZVD 检测器阈值 0.8 1.0 V
t3RD_ZVD 可由 ZVD 检测器检测到的最小第三象限时间（低侧） 对于一个 0 到 -1.5V 再到 0 的脉冲，上升/下降时间为 100ps 6 10 14 ns
t3RD_ZVD 可由 ZVD 检测器检测到的最小第三象限时间（高侧） 对于一个 0 到 -1.5V 再到 0 的脉冲，上升/下降时间为 100ps 6 10 14 ns
tDLY_ZVD_L VTHRESH_ZVD 突破阈值与 ZVD 输出变为低电平之间的延迟
对于一个 0 到 -1.5V 再到 0 的脉冲，上升/下降时间为 100ps
 		 20 30 ns
tDLY_ZVD_H VTHRESH_ZVD 突破阈值与 ZVD 输出变为低电平之间的延迟
对于一个 0 到 -1.5V 再到 0 的脉冲，上升/下降时间为 100ps
 		 20 30 ns
tWD_ZVD ZVD 脉冲宽度
对于一个 0 到 -1.5V 再到 0 的脉冲，上升/下降时间为 100ps

 40 65 95 ns
OTD
OTD+ 过热检测高阈值 145 165 182 ℃
OTD- 过热检测高阈值 135 154 170
℃
OTDHYS 过热检测高阈值 12
℃
FAULT
IFLT 故障引脚下拉电流 VFLT = 0.4V 3 mA
tFLTDLY 故障发生后触发 FLT 指示的时间 20 ns
tFLT 最小故障指示时间 10 µs
tENBLK FLT 释放后的时间，在该时间后 EN=0 生效 1 µs
(1) 仅显示典型值的参数通过设计确定，可能未在生产中进行测试
(2) 请参阅传播延迟和失配测量 部分