ZHCSZ02 October   2025 DRV7167

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息_DRV7167A
    5. 5.5 电气特性
  7. 6 参数测量信息
    1. 6.1 传播延迟和失配测量
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 控制输入
      2. 7.3.2 启动和 UVLO
      3. 7.3.3 自举电源调节
      4. 7.3.4 电平转换
      5. 7.3.5 零电压检测 (ZVD) 报告
      6. 7.3.6 短路保护 (SCP)
      7. 7.3.7 过热检测 (OTD)
      8. 7.3.8 故障指示
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 典型应用 - PWM 模式
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息
      1. 11.1.1 机械数据

7.4 器件功能模式

DRV7167A 可在正常模式和 UVLO 模式下运行。有关 UVLO 工作模式的信息，请参阅节 7.3.2。在正常模式下，输出状态取决于 HI 和 LI 引脚的状态。

表 7-3 列出了 DRV7167A 不同输入引脚组合的输出状态。此器件支持重叠保护/互锁功能。当 HI 和 LI 均置为有效时，功率级中的两个 GaN FET 都会关断。

表 7-3 真值表 (DRV7167A)
HILI高侧 GaN FET低侧 GaN FETOUT
LL关闭关闭高阻态
LH关闭打开PGND
HL打开关闭VM
HH关闭关闭高阻态