ZHCSY90 May 2025 TPS7H6101-SEP
ADVANCE INFORMATION
图 7-1 显示了用于在 PWM 模式下测量时序特性的电路配置;在 PWM 模式下,FET 配置为具有独立测试电源的“双低侧”拓扑。图 7-2 和图 7-3 显示了配置为 PWM 模式时的传播、导通和关断延迟的测量波形。
图 7-4 显示了用于在独立输入模式 (IIM) 模式下测量时序特性的电路配置;在 IIM 模式下,FET 配置为具有独立测试电源的“双低侧”拓扑。图 7-5 和图 7-6 显示了配置为 IIM 时的传播、导通和关断延迟的测量波形。