ZHCSXI0A October 2024 – December 2024 BQ25190
PRODUCTION DATA
如果在 TJ < TSHUT_RISING 时 VSYS 斜升超过 VSEQ_UVLOZ 且产生 SYS 上电条件,或在 VSYS > VSEQ_UVLO 且使用了电源序列时正在进行 TSHUT 恢复,则会实现上电序列。图 7-9 显示了上电序列时序。
上电序列开始 tSEQ_DELAY 后,电源轨在四个点启用,顺序为“a”、“b”、“c”、“d”,由每个电源轨的配置决定,其中的间隔为 tSEQ_DELAY。可通过 SEQUENCE_DELAY_TIME 位在 1ms 至 64ms 的范围内配置 tSEQ_DELAY。如果 GPIO 被配置为序列发生器输出,则这些引脚会在“a”、“b”、“c”或“d”处拉高,以启用外部负载或电源轨。
在“a”、“b”、“c”或“d”之后,会在“d”之后 tSEQ_PG_DELAY 评估序列电源轨输出电压以确定序列电源正常状态。如果所有序列电源轨都处于电源正常状态,则 SEQUENCE_PG 位会被设置为 1,指示序列处于电源正常状态。否则,SEQUENCE_PG 位会保持为 0。
如果未使用电源序列,则器件不会等待经过四个 tSEQ_DELAY 和一个 tSEQ_PG_DELAY 以处理单独模式电源轨启用或禁用请求。在这种情况下,可以在退出单个 UVLO 后直接处理单独模式电源轨的启用或禁用请求。