ZHCSW48A July 2025 – December 2025 TPS2HC08-Q1
PRODUCTION DATA
如果 DIAG_EN = 逻辑高电平,则开路负载检测在关断状态下可用。如果通道关闭且负载连接到通道,则负载会将输出电压拉低至 ≅ 0V。在通道上出现开路负载的情况下,输出电压接近电源电压,VBB – VOUTx < VOL。FLT 引脚变为低电平,向 MCU 指示故障。如果通过 SEL 引脚选择了发生开路负载故障的特定通道,则 SNS 引脚输出 ISNSFH 故障电流。如果未通过 SEL 引脚选择通道,则 SNS 引脚不会显示 ISNSFH,一直持续到通过 SEL 引脚选择该通道。由于内部逻辑控制路径或外部湿度、腐蚀等原因,输出端始终存在漏电流 IOL,OFF。这样,器件可在每个通道上实现一个内部上拉电阻器 (RPU) 来抵消漏电流。此上拉电流必须小于输出负载电流,以避免在正常运行模式下产生误检测。为了降低待机电流,器件在每个通道上实现一个开关和上拉电阻器,该电阻器由 DIAG_EN 引脚和该通道的 EN 引脚控制。
开路负载检测延迟有两种设置,分别为 0.4ms(对于 P 和 D 型号)和 2.4ms(对于 M 和 B 型号)。2.4ms 开路负载检测延迟表示,内部上拉 (RPU) 电阻在 VBB 和 VOUTx 引脚之间接通的延迟。当多个器件的 SNS 引脚连接到公共 RSNS 以读取 MCU 电流检测时,这允许用户执行快速 DIAG_EN 时序 (DIAG_EN 高电平脉冲< 2.4ms)。在这种情况下,在电流检测读取期间,禁用的器件不会出现开路负载故障。
控制信号的上升和下降时间为 100ns。控制信号包括:ENx、DIAG_EN 和 SEL。
两个通道具有相同的开路负载检测时序,采用适当的 SEL 设置。