ZHCSVW9B March   2024  – March 2026 TDA4AEN-Q1 , TDA4VEN-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
  6. 5 终端配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
      1.      10
      2.      11
    3. 5.3 信号说明
      1.      13
      2. 5.3.1  CPSW3G
        1. 5.3.1.1 MAIN 域
          1.        16
          2.        17
          3.        18
          4.        19
      3. 5.3.2  CPTS
        1. 5.3.2.1 MAIN 域
          1.        22
      4. 5.3.3  CSI-2
        1. 5.3.3.1 MAIN 域
          1.        25
          2.        26
          3.        27
          4.        28
      5. 5.3.4  DDRSS
        1. 5.3.4.1 MAIN 域
          1.        31
      6. 5.3.5  DSI
        1. 5.3.5.1 MAIN 域
          1.        34
      7. 5.3.6  DSS
        1. 5.3.6.1 MAIN 域
          1.        37
      8. 5.3.7  ECAP
        1. 5.3.7.1 MAIN 域
          1.        40
          2.        41
          3.        42
      9. 5.3.8  仿真和调试
        1. 5.3.8.1 MAIN 域
          1.        45
        2. 5.3.8.2 MCU 域
          1.        47
      10. 5.3.9  EPWM
        1. 5.3.9.1 MAIN 域
          1.        50
          2.        51
          3.        52
          4.        53
      11. 5.3.10 EQEP
        1. 5.3.10.1 MAIN 域
          1.        56
          2.        57
          3.        58
      12. 5.3.11 GPIO
        1. 5.3.11.1 MAIN 域
          1.        61
          2.        62
        2. 5.3.11.2 MCU 域
          1.        64
      13. 5.3.12 GPMC
        1. 5.3.12.1 MAIN 域
          1.        67
      14. 5.3.13 I2C
        1. 5.3.13.1 MAIN 域
          1.        70
          2.        71
          3.        72
          4.        73
          5.        74
        2. 5.3.13.2 MCU 域
          1.        76
        3. 5.3.13.3 WKUP 域
          1.        78
      15. 5.3.14 MCAN
        1. 5.3.14.1 MAIN 域
          1.        81
          2.        82
        2. 5.3.14.2 MCU 域
          1.        84
          2.        85
      16. 5.3.15 MCASP
        1. 5.3.15.1 MAIN 域
          1.        88
          2.        89
          3.        90
          4.        91
          5.        92
      17. 5.3.16 MCSPI
        1. 5.3.16.1 MAIN 域
          1.        95
          2.        96
          3.        97
        2. 5.3.16.2 MCU 域
          1.        99
          2.        100
      18. 5.3.17 MDIO
        1. 5.3.17.1 MAIN 域
          1.        103
      19. 5.3.18 MMC
        1. 5.3.18.1 MAIN 域
          1.        106
          2.        107
          3.        108
      20. 5.3.19 OLDI
        1. 5.3.19.1 MAIN 域
          1.        111
      21. 5.3.20 OSPI
        1. 5.3.20.1 MAIN 域
          1.        114
      22. 5.3.21 电源
        1.       116
      23. 5.3.22 保留
        1.       118
      24. 5.3.23 SERDES
        1. 5.3.23.1 MAIN 域
          1.        121
          2.        122
          3.        123
      25. 5.3.24 系统和其他
        1. 5.3.24.1 启动模式配置
          1. 5.3.24.1.1 MAIN 域
            1.         127
        2. 5.3.24.2 时钟
          1. 5.3.24.2.1 MCU 域
            1.         130
          2. 5.3.24.2.2 WKUP 域
            1.         132
        3. 5.3.24.3 System
          1. 5.3.24.3.1 MAIN 域
            1.         135
          2. 5.3.24.3.2 MCU 域
            1.         137
          3. 5.3.24.3.3 WKUP 域
            1.         139
        4. 5.3.24.4 VMON
          1.        141
      26. 5.3.25 计时器
        1. 5.3.25.1 MAIN 域
          1.        144
        2. 5.3.25.2 MCU 域
          1.        146
        3. 5.3.25.3 WKUP 域
          1.        148
      27. 5.3.26 UART
        1. 5.3.26.1 MAIN 域
          1.        151
          2.        152
          3.        153
          4.        154
          5.        155
          6.        156
          7.        157
        2. 5.3.26.2 MCU 域
          1.        159
        3. 5.3.26.3 WKUP 域
          1.        161
      28. 5.3.27 USB
        1. 5.3.27.1 MAIN 域
          1.        164
          2.        165
    4. 5.4 引脚连接要求
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  采用 AMW 封装且通过 AEC - Q100 认证的器件的 ESD 等级
    3. 6.3  上电小时数 (POH)
    4. 6.4  建议运行条件
    5. 6.5  运行性能点
    6. 6.6  功耗摘要
    7. 6.7  电气特性
      1. 6.7.1  I2C 开漏和失效防护 (I2C OD FS) 电气特性
      2. 6.7.2  失效防护复位（FS 复位）电气特性
      3. 6.7.3  高频振荡器 (HFOSC) 电气特性
      4. 6.7.4  低频振荡器 (LFXOSC) 电气特性
      5. 6.7.5  eMMCPHY 电气特性
      6. 6.7.6  SDIO 电气特性
      7. 6.7.7  LVCMOS 电气特性
      8. 6.7.8  OLDI LVDS (OLDI) 电气特性
      9. 6.7.9  CSI-2 (D-PHY) 电气特性
      10. 6.7.10 DSI (D-PHY) 电气特性
      11. 6.7.11 USB2PHY 电气特性
      12. 6.7.12 串行器/解串器 PHY 电气特性
      13. 6.7.13 DDR 电气特性
    8. 6.8  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.8.1 OTP 电子保险丝编程的建议运行条件
      2. 6.8.2 硬件要求
      3. 6.8.3 编程序列
      4. 6.8.4 对硬件保修的影响
    9. 6.9  热阻特性
      1. 6.9.1 AMW 封装的热阻特性
    10. 6.10 温度传感器特性
    11. 6.11 时序和开关特性
      1. 6.11.1 时序参数和信息
      2. 6.11.2 电源要求
        1. 6.11.2.1 电源压摆率要求
        2. 6.11.2.2 电源时序
          1. 6.11.2.2.1 上电序列
          2. 6.11.2.2.2 断电序列
          3. 6.11.2.2.3 部分 IO 电源时序
      3. 6.11.3 系统时序
        1. 6.11.3.1 复位时序
        2. 6.11.3.2 错误信号时序
        3. 6.11.3.3 时钟时序
      4. 6.11.4 时钟规范
        1. 6.11.4.1 输入时钟/振荡器
          1. 6.11.4.1.1 MCU_OSC0 内部振荡器时钟源
            1. 6.11.4.1.1.1 负载电容
            2. 6.11.4.1.1.2 并联电容
          2. 6.11.4.1.2 MCU_OSC0 LVCMOS 数字时钟源
          3. 6.11.4.1.3 WKUP_LFOSC0 内部振荡器时钟源
          4. 6.11.4.1.4 WKUP_LFOSC0 LVCMOS 数字时钟源
          5. 6.11.4.1.5 未使用 WKUP_LFOSC0
        2. 6.11.4.2 输出时钟
        3. 6.11.4.3 PLL
        4. 6.11.4.4 时钟和控制信号转换的建议系统预防措施
      5. 6.11.5 外设
        1. 6.11.5.1  ATL
          1. 6.11.5.1.1 ATL_PCLK 时序要求
          2. 6.11.5.1.2 ‌ATL_AWS[x] 时序要求
          3. 6.11.5.1.3 ‌ATL_BWS[x] 时序要求
          4. 6.11.5.1.4 ‌ATCLK[x] 开关特性
        2. 6.11.5.2  CPSW3G
          1. 6.11.5.2.1 CPSW3G MDIO 时序
          2. 6.11.5.2.2 CPSW3G RMII 时序
          3. 6.11.5.2.3 CPSW3G RGMII 时序
        3. 6.11.5.3  CPTS
        4. 6.11.5.4  CSI-2
        5. 6.11.5.5  CSI-2 TX
        6. 6.11.5.6  DDRSS
        7. 6.11.5.7  DSI
        8. 6.11.5.8  DSS
        9. 6.11.5.9  ECAP
        10. 6.11.5.10 仿真和调试
          1. 6.11.5.10.1 迹线
          2. 6.11.5.10.2 JTAG
        11. 6.11.5.11 EPWM
        12. 6.11.5.12 EQEP
        13. 6.11.5.13 GPIO
        14. 6.11.5.14 GPMC
          1. 6.11.5.14.1 GPMC 和 NOR 闪存 - 同步模式
          2. 6.11.5.14.2 GPMC 和 NOR 闪存 - 异步模式
          3. 6.11.5.14.3 GPMC 和 NAND 闪存 - 异步模式
        15. 6.11.5.15 I2C
        16. 6.11.5.16 MCAN
        17. 6.11.5.17 MCASP
        18. 6.11.5.18 MCSPI
          1. 6.11.5.18.1 MCSPI - 控制器模式
          2. 6.11.5.18.2 MCSPI - 外设模式
        19. 6.11.5.19 MMCSD
          1. 6.11.5.19.1 MMC0 - eMMC 接口
            1. 6.11.5.19.1.1  旧 SDR 模式
            2. 6.11.5.19.1.2  高速 SDR 模式
            3. 6.11.5.19.1.3  高速 DDR 模式
            4. 6.11.5.19.1.4  HS200 模式
            5. 6.11.5.19.1.5  HS400 模式
            6. 6.11.5.19.1.6  UHS–I SDR12 模式
            7. 6.11.5.19.1.7  UHS–I SDR25 模式
            8. 6.11.5.19.1.8  UHS–I SDR50 模式
            9. 6.11.5.19.1.9  UHS-I DDR50 模式
            10. 6.11.5.19.1.10 UHS–I SDR104 模式
          2. 6.11.5.19.2 MMC1/MMC2 - SD/SDIO 接口
            1. 6.11.5.19.2.1 默认速度模式
            2. 6.11.5.19.2.2 高速模式
            3. 6.11.5.19.2.3 UHS–I SDR12 模式
            4. 6.11.5.19.2.4 UHS–I SDR25 模式
            5. 6.11.5.19.2.5 UHS–I SDR50 模式
            6. 6.11.5.19.2.6 UHS-I DDR50 模式
            7. 6.11.5.19.2.7 UHS–I SDR104 模式
        20. 6.11.5.20 OLDI
          1. 6.11.5.20.1 OLDI0 开关特性
        21. 6.11.5.21 OSPI
          1. 6.11.5.21.1 OSPI0 PHY 模式
            1. 6.11.5.21.1.1 具有 PHY 数据训练的 OSPI0
            2. 6.11.5.21.1.2 无数据训练的 OSPI0
              1. 6.11.5.21.1.2.1 OSPI0 PHY SDR 时序
              2. 6.11.5.21.1.2.2 OSPI0 PHY DDR 时序
          2. 6.11.5.21.2 OSPI0 Tap 模式
            1. 6.11.5.21.2.1 OSPI0 Tap SDR 时序
            2. 6.11.5.21.2.2 OSPI0 Tap DDR 时序
        22. 6.11.5.22 PCIe
        23. 6.11.5.23 计时器
        24. 6.11.5.24 UART
        25. 6.11.5.25 USB
  8. 7 详细说明
    1. 7.1 概述
  9. 8 应用、实施和布局
    1. 8.1 器件连接和布局基本准则
      1. 8.1.1 电源
        1. 8.1.1.1 电源设计
      2. 8.1.2 外部振荡器
      3. 8.1.3 JTAG、仿真和跟踪
      4. 8.1.4 未使用的引脚
    2. 8.2 外设和接口的相关设计信息
      1. 8.2.1 LPDDR4 电路板设计和布局布线指南
      2. 8.2.2 OSPI/QSPI/SPI 电路板设计和布局指南
        1. 8.2.2.1 无环回、内部 PHY 环回和内部焊盘环回
        2. 8.2.2.2 外部电路板环回
        3. 8.2.2.3 DQS（仅适用于八路 SPI 器件）
      3. 8.2.3 USB VBUS 设计指南
      4. 8.2.4 系统电源监测设计指南
      5. 8.2.5 高速差分信号布线指南
    3. 8.3 时钟布线指南
      1. 8.3.1 振荡器路由
  10. 9 器件和文档支持
    1. 9.1 器件命名规则
      1. 9.1.1 标准封装编号法
      2. 9.1.2 器件命名约定
    2. 9.2 工具与软件
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息

10 修订历史记录

All Revision History Changes Intro HTMLSeptember 30, 2024 to March 27, 2026 (from RevisionA (September 2024)to RevisionB (March 2026))

  • （特性，深度学习加速技术）：更新了交换的 C7x DSP L1 DCache 和 L1 ICache 存储器大小Go
  • （特性）：将解码/编码支持更新至高达 500MP/sGo
  • （器件比较）：每个 GPN 添加了 JTAG 用户 ID 寄存器位字段 [WKUP_CTRL_MMR_CFG0_JTAG_USER_ID[31:16] "DEVICE_ID"] 和关联的 DEVICE_ID 位字段值；并添加/更改了相关脚注Go
  • （引脚属性）：更新了 MMC1_* 引脚的“类型”列信息Go
  • （引脚属性）：从 PCIE0_CLKREQn 引脚中删除了不支持的 GPIO1_72 多路复用模式Go
  • （引脚属性）：将“4L_PHY”IO 缓冲器类型更新为“SERDES”Go
  • （信号说明 - 全局）：已将每个“信号说明”表标题中的“引脚类型”更改为“信号类型”Go
  • （GPIO1 信号说明）：删除了不受支持的 GPIO1_72 信号Go
  • （MMC2 信号说明）：添加了 MMC2_SDCSD 和 MMC2_SDWP 信号脚注Go
  • （OLDI0 信号说明）：为 OLDI 引脚添加了 GPIO 功能脚注Go
  • （系统信号说明）：更新了 OBSCLK0 与 OBSCLK1 的信号说明Go
  • （MCU 系统信号说明）：更新了 MCU_OBSCLK0 的信号说明Go
  • （UART1 信号说明）：更新了 UART1_DCDn 信号说明以匹配功能Go
  • （连接要求）：更新了连接要求表，向未连接焊球添加了其他信号名称及其特定连接要求Go
  • （规格）：删除了说明所列规格为初步规格的注释Go
  • （采用 AMW 封装且通过 AEC - Q100 认证的器件的 ESD 等级）：更新了表中的转角引脚Go
  • （建议运行条件）：为 VDDA_3P3_USB1 添加了值Go
  • （器件速度等级）：将 C7/MMA 的 J‑频率速度等级从 912.5MHz 更新为 1000MHz，并添加了脚注 (3) 来定义批次跟踪代码 (LTC)Go
  • （器件运行性能点）：添加了有关 DDR PLL 旁路的附加表注Go
  • （功耗摘要）：添加了带功耗估算工具和相应功耗估算工具用户指南链接的部分Go
  • （I2C 开漏和失效防护电气特性）：向“输入漏电流”参数添加了表注Go
  • （I2C 开漏和失效防护电气特性）：将输入漏电流测试条件拆分为两行Go
  • （失效防护复位电气特性）：向“输入漏电流”参数添加了表注Go
  • （失效防护复位电气特性）：将输入漏电流测试条件分为两行Go
  • （高频振荡器电气特性）：向“输入漏电流”参数添加了表注Go
  • （高频振荡器电气特性）：将输入漏电流测试条件分为两行Go
  • （低频振荡器电气特性）：向“输入漏电流”参数添加了表注Go
  • （低频振荡器电气特性）：将输入漏电流测试条件分为两行Go
  • （eMMCPHY 电气特性）：添加了“eMMCPHY 电气特征”部分Go
  • （SDIO 电气特性）：向“输入漏电流”参数添加了表注Go
  • （SDIO 电气特性）：将输入漏电流测试条件分为两行Go
  • （LVCMOS 电气特性）：向“输入漏电流”参数添加了表注Go
  • （LVCMOS 电气特性）：将输入漏电流测试条件分为两行Go
  • （OLDI LVDS (OLDI) 电气特性）：添加了“OLDI LVDS (OLDI) 电气特性”一节Go
  • （DSI (D-PHY) 电气特性）：添加了“DSI (D-PHY) 电气特性”一节Go
  • （串行器/解串器 PHY 电气特性）：添加了包含相关表的新部分Go
  • （建议的 OTP 电子保险丝编程操作条件）：删除了 VDD_CORE 参数说明中的 OPP NOM (BOOT) 参考Go
  • （对硬件保修的影响）：更新/更改了段落中的“因此，TI 将没有…”句子Go
  • （AMW 封装的热阻特性）：删除了表格名称中的“待定”Go
  • （温度传感器特性）：添加了新的一节来定义电压和温度模块 (VTM) 片上温度传感器特性Go
  • （上电时序 – 电源/信号分配）：添加了缺失的电源轨、VDDA_PLL3、VDDA_PLL4 和 VDDA_TEMP2Go
  • （下电时序 – 电源/信号分配）：添加了缺失的电源轨、VDDA_PLL3、VDDA_PLL4 和 VDDA_TEMP2Go
  • （输入时钟/振荡器）：添加了 VOUT0_EXTPCLKINGo
  • （MCU_OSC0 开关特性 - 晶体模式 [表]）：更新/更改了 XI 和 XO 电容最大值Go
  • （输出时钟）：更新了 OBSCLK 信号说明Go
  • (PLL)：更新了 PLL 名称，以便包含 TRM 中使用的编号参考。添加了 MAIN_PLL5 (VIDEO PLL) 和 MAIN_PLL7 (C7x PLL)Go
  • (CPTS)：更新了时序表下方所引用的 TRM 部分名称。Go
  • (CSI-2)：将 CSI-2 的数据速率从 1.5GBPS 提升至了 2.5GBPSGo
  • (CSI-2 TX)：更新/更改了“待定”以包含 CSI-2 TX 内容Go
  • (DSI)：添加了“DSI”一节Go
  • （ECAP – 时序要求和开关特性）：更新了表注 1 中引用的时钟源Go
  • （EPWM – 时序要求和开关特性）：更新了表注 1 中引用的时钟源Go
  • （EQEP – 时序要求）：更新了表注 1 中引用的时钟源Go
  • （GPMC 和 NOR 闪存时序要求 - 同步模式）：删除了 GPMC_FCLK=100MHz 的列时序值及 GPMC_FCLK=133MHz 对应的 not_div_by_1_mode 时序值。简化了几个参数说明。此外删除了两条表注：一条关于 GPMC_FCLK 选择的寄存器配置，另一条关于 div_by_1_mode 的寄存器配置Go
  • （GPMC 和 NOR 闪存开关特性 - 同步模式）：删除了 GPMC_FCLK=100MHz 的列时序值及 GPMC_FCLK=133MHz 对应的 not_div_by_1_mode 时序值。简化了几个参数说明。将参数 F3 和 F11 中的时序变量更改为“D”。从 F15 和 F17 参数中删除了“J”时序变量。更新了表注Go
  • （GPMC 和 NOR 闪存时序要求 - 异步模式）：删除了 MODE 列和描述 div_by_1_mode 的寄存器配置的表注。为参数 FA21 添加了正确的表注Go
  • （GPMC 和 NOR 闪存开关特性 - 异步模式）：删除了 MODE 列和冗余行。还删除了描述 div_by_1_mode 的寄存器配置的表注Go
  • （GPMC 和 NAND 闪存时序要求 - 异步模式）：删除了 MODE 列和描述 div_by_1_mode 的寄存器配置的表注Go
  • （GPMC 和 NAND 闪存开关特性 - 异步模式）：删除了 MODE 列和描述 div_by_1_mode 的寄存器配置的表注。为时序变量 B、C、D、E、F、G、H、I、K、L 和 M 添加了表注和相关参考链接Go
  • (I2C)：更改了支持的速度和异常说明，以便根据 IO 缓冲器类型而非 I2C 端口实例对其进行整理Go
  • (MCAN)：更新了时序表下 TRM 部分的参考名称。Go
  • (MCASP)：更改了 IOSET 注释，该注释说明了与有效引脚组合相关的时序限制Go
  • (MCSPI)：更改了 IOSET 注释，该注释说明了与有效引脚组合相关的时序限制Go
  • （MCSPI 开关特性 - 控制器模式）：将表注 2、3、4 和 5 中出现的所有 MSPI 更改为 MCSPIGo
  • （所有时序模式的 MMC0 DLL 延迟映射）：更改了寄存器名称。更改了旧 SDR 和高速 SDR 模式下的 OTAPDLYEN、OTAPDLYSEL 和 SELDLYTXCLK 值。根据 VDD_CORE 电压，将 HS400 模式分为两种工作条件。更改了 HS400 模式下的 STRBSEL 和 OTAPDLYSEL 延迟值Go
  • （HS200 模式）：添加了“MMC0 时序要求”Go
  • （MMC0 时序要求 – HS400 模式）：删除了与参数 HS2003 和 HS2004 相关的最大值，并添加了一条注释以说明这些参数不适用的原因Go
  • （MMC0 开关特性 – HS400 模式）：更改了 HS4006、HS4007、HS4008、HS4009、HS40010 和 HS40011 参数值Go
  • （所有时序模式的 MMC1/MMC2 DLL 延迟映射）：更改了寄存器名称，并更改了默认速度和高速模式的 OTAPDLYENA 和 OTAPDLYSEL 值Go
  • （所有时序模式的 MMC1/MMC2 DLL 延迟映射）：删除了 CLKBUFSEL 列，因为该寄存器位字段不起任何作用Go
  • (OLDI)：向 OLDI 部分添加了“OLDI0 开关特性”小节Go
  • （用于 PHY 数据训练的 OSPI0 DLL 延迟映射）：为“PHY_MASTER_PHASE_DETECT_SELECTOR_FLD”寄存器位字段添加了延迟值Go
  • （OSPI 开关特性 – PHY 数据训练）：更正了与时序参数 O5 和 O11 相关的公式Go
  • （PHY SDR 时序模式的 OSPI0 DLL 延迟映射）：为“PHY_MASTER_PHASE_DETECT_SELECTOR_FLD”寄存器位字段添加了延迟值Go
  • （OSPI0 开关特性 – PHY SDR 模式）：更正了与时序参数 O10 和 O11 相关的公式Go
  • （PHY DDR 时序模式的 OSPI0 DLL 延迟映射）：为“PHY_MASTER_PHASE_DETECT_SELECTOR_FLD”寄存器位字段添加了延迟值。更新了 PHY_CONFIG_TX_DLL_DELAY_FLD and PHY_CONFIG_RX_DLL_DELAY_FLD 延迟值Go
  • （OSPI0 开关特性 – PHY DDR 模式）：更正了与时序参数 O4 和 O5 相关的公式Go
  • （应用、实施和布局）：删除了过时的“散热解决方案指南”部分Go
  • （电源设计）：添加了电源设计部分Go
  • （配电网络实施指南）：删除了该部分Go
  • （器件命名规则）：删除了器件名称中的“待定”Go