ZHCSVQ6 April   2024 DLPC7530

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电源电气特性
    6. 5.6  引脚电气特性
    7. 5.7  DMD HSSI 电气特性
    8. 5.8  DMD 低速 LVDS 电气特性
    9. 5.9  V-by-One 接口电气特性
    10. 5.10 FPD-Link LVDS 电气特性
    11. 5.11 USB 电气特性
    12. 5.12 系统振荡器时序要求
    13. 5.13 电源和复位时序要求
    14. 5.14 DMD HSSI 时序要求
    15. 5.15 DMD 低速 LVDS 时序要求
    16. 5.16 V-by-One 接口一般时序要求
    17. 5.17 FPD-Link 接口一般时序要求
    18. 5.18 并行接口一般时序要求
    19. 5.19 源帧时序要求
    20. 5.20 同步串行端口接口时序要求
    21. 5.21 控制器和目标 I2C 接口时序要求
    22. 5.22 可编程输出时钟时序要求
    23. 5.23 JTAG 边界扫描接口时序要求（仅限调试）
    24. 5.24 JTAG ARM 多 ICE 接口时序要求（仅限调试）
    25. 5.25 多跟踪 ETM 接口时序要求
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 输入源
      2. 6.3.2 处理延迟
      3. 6.3.3 并行接口
      4. 6.3.4 FPD-Link 接口
      5. 6.3.5 V-by-One 接口
      6. 6.3.6 DMD (HSSI) 接口
      7. 6.3.7 程序存储器闪存接口
      8. 6.3.8 GPIO 支持的功能
      9. 6.3.9 调试支持
    4. 6.4 器件工作模式
      1. 6.4.1 待机模式
      2. 6.4.2 工作模式
        1. 6.4.2.1 正常配置
        2. 6.4.2.2 低延时配置
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
  9. 8 电源相关建议
    1. 8.1 电源管理
    2. 8.2 热插拔用法
    3. 8.3 未使用的输入源接口的电源
    4. 8.4 电源
      1. 8.4.1 1.15V 电源
      2. 8.4.2 1.21V 电源
      3. 8.4.3 1.8V 电源
      4. 8.4.4 3.3V 电源
  10. 9 布局
    1. 9.1 布局指南
      1. 9.1.1  通用布局准则
      2. 9.1.2  电源布局指南
      3. 9.1.3  内部控制器 PLL 电源布局指南
      4. 9.1.4  DLPC7530 基准时钟布局指南
        1. 9.1.4.1 建议的晶体振荡器配置
      5. 9.1.5  V-by-One 接口布局注意事项
      6. 9.1.6  FPD-Link 接口布局注意事项
      7. 9.1.7  USB 接口布局注意事项
      8. 9.1.8  DMD 接口布局注意事项
      9. 9.1.9  未使用 CMOS 类型引脚的一般处理指南
      10. 9.1.10 最大引脚对引脚 PCB 互连蚀刻长度
    2. 9.2 散热注意事项
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 第三方产品免责声明
      2. 10.1.2 器件命名规则
        1. 10.1.2.1 器件标识
        2. 10.1.2.2 封装数据
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
      1. 10.6.1 视频时序参数定义
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1.     92

9.1.8 DMD 接口布局注意事项

DLPC7530 控制器 HSSI 差分接口波形的质量和时序取决于互连系统的总长度、布线间距、特征阻抗、蚀刻损耗以及接口两端长度的匹配程度。因此，确保正时序裕度需要注意许多因素。

DLPC7530 I/O 时序参数以及 DMD I/O 时序参数可在相应的数据表中找到。同样，可通过受控的 PCB 布线对 PCB 布线不匹配问题进行预算并予以解决。PCB 设计建议在表 9-8、图 9-16和下面的段落中提供，作为客户的切入点。

表 9-8 针对 DMD 接口的 PCB 建议(1)(2)
参数最小值最大值单位
TW布线宽度5.7mil
TS通道内布线间距5.3mil
TSPP通道内布线间距(3)48.3mil
(1) 可实现节 5.7中 RDIFF 规定的所需标称差分阻抗的建议。
(2) 这些参数显示了基于图 9-16中所示微带设计的建议。该设计可更大限度地减少信号损失，从而支持更长的布线长度，但会增加电磁干扰 (EMI)。设计人员可以选择使用带状线设计来缩短布线长度，并以信号损失为代价更大限度地降低 EMI。
(3) 缩小的通道内间距可用于避开控制器焊球场，但应将此间距至少加宽至避开之后规定的最小值。
DLPC7530 DMD 差分布局建议图 9-16 DMD 差分布局建议

附加的 DMD 接口布局布线指南：

  • 在 PBC 的顶层布线差分信号对，以尽可能减少过孔数量。将必要过孔的数量限制为两个。如果需要两个，则在线路的每一端各放置一个（一个在控制器上，一个在 DMD 上）。
  • 使用微带线配置在单个接地或电源平面上布线差分信号对。
  • 请勿将差分信号对布线到电源或接地平面缝隙上。
  • 确保与差分信号对相关的弯曲角度在 135° 和 225° 之间。
  • 以更大限度减少所需过孔数量的方式路由单端信号。将必要过孔的数量限制为两个。如果需要两个，则在线路的每一端各放置一个（一个在控制器上，一个在 DMD 上）。
  • 避免桩模块。
  • DMD_HSSI 或 DMD_LS 差分信号上不需要外部端接电阻器。
  • 在 DMD_LS0_RDATA 和 DMD_LS1_RDATA 单端信号路径中包含一个串联端接电阻器（例如阻值为 30.1Ω）。将电阻尽可能靠近相应的 DMD 引脚放置。
  • DMD_DEN_ARSTZ 通常不需要串联电阻器；不过，对于长布线，可能需要使用串联电阻器来减少下冲或过冲。