ZHCSVQ6 April   2024 DLPC7530

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电源电气特性
    6. 5.6  引脚电气特性
    7. 5.7  DMD HSSI 电气特性
    8. 5.8  DMD 低速 LVDS 电气特性
    9. 5.9  V-by-One 接口电气特性
    10. 5.10 FPD-Link LVDS 电气特性
    11. 5.11 USB 电气特性
    12. 5.12 系统振荡器时序要求
    13. 5.13 电源和复位时序要求
    14. 5.14 DMD HSSI 时序要求
    15. 5.15 DMD 低速 LVDS 时序要求
    16. 5.16 V-by-One 接口一般时序要求
    17. 5.17 FPD-Link 接口一般时序要求
    18. 5.18 并行接口一般时序要求
    19. 5.19 源帧时序要求
    20. 5.20 同步串行端口接口时序要求
    21. 5.21 控制器和目标 I2C 接口时序要求
    22. 5.22 可编程输出时钟时序要求
    23. 5.23 JTAG 边界扫描接口时序要求（仅限调试）
    24. 5.24 JTAG ARM 多 ICE 接口时序要求（仅限调试）
    25. 5.25 多跟踪 ETM 接口时序要求
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 输入源
      2. 6.3.2 处理延迟
      3. 6.3.3 并行接口
      4. 6.3.4 FPD-Link 接口
      5. 6.3.5 V-by-One 接口
      6. 6.3.6 DMD (HSSI) 接口
      7. 6.3.7 程序存储器闪存接口
      8. 6.3.8 GPIO 支持的功能
      9. 6.3.9 调试支持
    4. 6.4 器件工作模式
      1. 6.4.1 待机模式
      2. 6.4.2 工作模式
        1. 6.4.2.1 正常配置
        2. 6.4.2.2 低延时配置
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
  9. 8 电源相关建议
    1. 8.1 电源管理
    2. 8.2 热插拔用法
    3. 8.3 未使用的输入源接口的电源
    4. 8.4 电源
      1. 8.4.1 1.15V 电源
      2. 8.4.2 1.21V 电源
      3. 8.4.3 1.8V 电源
      4. 8.4.4 3.3V 电源
  10. 9 布局
    1. 9.1 布局指南
      1. 9.1.1  通用布局准则
      2. 9.1.2  电源布局指南
      3. 9.1.3  内部控制器 PLL 电源布局指南
      4. 9.1.4  DLPC7530 基准时钟布局指南
        1. 9.1.4.1 建议的晶体振荡器配置
      5. 9.1.5  V-by-One 接口布局注意事项
      6. 9.1.6  FPD-Link 接口布局注意事项
      7. 9.1.7  USB 接口布局注意事项
      8. 9.1.8  DMD 接口布局注意事项
      9. 9.1.9  未使用 CMOS 类型引脚的一般处理指南
      10. 9.1.10 最大引脚对引脚 PCB 互连蚀刻长度
    2. 9.2 散热注意事项
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 第三方产品免责声明
      2. 10.1.2 器件命名规则
        1. 10.1.2.1 器件标识
        2. 10.1.2.2 封装数据
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
      1. 10.6.1 视频时序参数定义
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1.     92

6.3.4 FPD-Link 接口

DLPC7530 支持两个 FPD-Link™ 5 通道端口，可配置为单端口使用（端口 A 或端口 B）或双端口使用（端口 A 和端口 B）。第三个 FPD 端口（端口 C）保留仅供并行端口使用。FPD 端口 A 和 B 在每个端口内支持有限的一组重映射选项，但端口之间不会进行重映射。使用此功能时，每个唯一通道对只能映射到一个唯一的目标通道对，且不支持通道间重映射（即，P 与 N 交换）。此外，可以交换 A 端口和 B 端口。通道和端口重映射（在闪存中指定）有助于根据需要进行电路板布局布线。图 6-4 展示了典型通道映射。备用通道映射的示例如图 6-5 所示。表 6-2 中显示了可用的特定端口内重映射选项。

DLPC7530 典型 FPD-Link 端口通道映射示例图 6-4 典型 FPD-Link 端口通道映射示例
DLPC7530 备用 FPD-Link 端口通道映射示例图 6-5 备用 FPD-Link 端口通道映射示例
表 6-2 FPD-Link 端口内数据映射选项
端口 A 和 B 的映射选项输入数据端口内部最终数据路径
0FPDx_DATAA_P/NFPD_x_PA
1FPDx_DATAB_P/NFPD_x_PA
2FPDx_DATAC_P/NFPD_x_PA
3FPDx_DATAD_P/NFPD_x_PA
4FPDx_DATAE_P/NFPD_x_PA
4FPDx_DATAA_P/NFPD_x_PB
0FPDx_DATAB_P/NFPD_x_PB
1FPDx_DATAC_P/NFPD_x_PB
2FPDx_DATAD_P/NFPD_x_PB
3FPDx_DATAE_P/NFPD_x_PB
3FPDx_DATAA_P/NFPD_x_PC
4FPDx_DATAB_P/NFPD_x_PC
0FPDx_DATAC_P/NFPD_x_PC
1FPDx_DATAD_P/NFPD_x_PC
2FPDx_DATAE_P/NFPD_x_PC
2FPDx_DATAA_P/NFPD_x_PD
3FPDx_DATAB_P/NFPD_x_PD
4FPDx_DATAC_P/NFPD_x_PD
0FPDx_DATAD_P/NFPD_x_PD
1FPDx_DATAE_P/NFPD_x_PD
1FPDx_DATAA_P/NFPD_x_PE
2FPDx_DATAB_P/NFPD_x_PE
3FPDx_DATAC_P/NFPD_x_PE
4FPDx_DATAD_P/NFPD_x_PE
0FPDx_DATAE_P/NFPD_x_PE

DLPC7530 独立于物理 FPD 接口的重映射，支持多个映射到实际物理接口的数据映射。共有三种不同的 30 位数据映射，支持两种不同的 24 位数据映射。FPD 源必须至少匹配其中一个映射，这些映射如表 6-3、表 6-4、表 6-5、表 6-6 和表 6-7 所示。

表 6-3 FPD-Link 数据映射到物理接口（30 位模式 0）
位映射 - 30 位模式 0(1)
（每像素 30 位）
映射器输入RGB/YCbCr 4:4:4YCbCr 4:2:2YCbCr 4:2:0映射器输出
PA-6G/Y[4]Y[4]Y00[4]A(4)
PA-5R/Cr[9]Cb/Cr[9]Cb/C00r[9]B(9)
PA-4R/Cr[8]Cb/Cr[8]Cb/Cr00[8]B(8)
PA-3R/Cr[7]Cb/Cr[7]Cb/Cr00[7]B(7)
PA-2R/Cr[6]Cb/Cr[6]Cb/Cr00[6]B(6)
PA-1R/Cr[5]Cb/Cr[5]Cb/Cr00[5]B(5)
PA-0R/Cr[4]Cb/Cr[4]Cb/Cr00[4]B(4)
PB-6B/Cb[5]未使用Y01[5]C(5)
PB-5B/Cb[4]未使用Y01[4]C(4)
PB-4G/Y[9]Y[9]Y00[9]A(9)
PB-3G/Y[8]Y[8]Y00[8]A(8)
PB-2G/Y[7]Y[7]Y00[7]A(7)
PB-1G/Y[6]Y[6]Y00[6]A(6)
PB-0G/Y[5]Y[5]Y00[5]A(5)
PC-6Data EnData EnData EnData En
PC-5VSYNCVSYNCVSYNCVSYNC
PC-4HSYNCHSYNCHSYNCHSYNC
PC-3B/Cb[9]未使用Y01[9]C(9)
PC-2B/Cb[8]未使用Y01[8]C(8)
PC-1B/Cb[7]未使用Y01[7]C(7)
PC-0B/Cb[6]未使用Y01[6]C(6)
PD-63D_L/R_Ref3D_L/R_Ref3D_L/R_Ref3D_Ref
PD-5B/Cb[3]未使用Y01[3]C(3)
PD-4B/Cb[2]未使用Y01[2]C(2)
PD-3G/Y[3]Y[3]Y00[3]A(3)
PD-2G/Y[2]Y[2]Y00[2]A(2)
PD-1R/Cr[3]Cb/Cr[3]Cb/Cr00[3]B(3)
PD-0R/Cr[2]Cb/Cr[2]Cb/Cr00[2]B(2)
PE-6场场场场
PE-5B/Cb[1]未使用Y01[1]C(1)
PE-4B/Cb[0]未使用Y01[0]C(0)
PE-3G/Y[1]Y[1]Y00[1]A(1)
PE-2G/Y[0]Y[0]Y00[0]A(0)
PE-1R/Cr[1]Cb/Cr[1]Cb/Cr00[1]B(1)
PE-0R/Cr[0]Cb/Cr[0]Cb/Cr00[0]B(0)
(1) 输入数据位被定义为 bit[9] 为最高有效位，bit[0] 为最低有效位。
表 6-4 FPD-Link 数据映射到物理接口（30 位模式 1）
位映射 - 30 位模式 1(1)
（每像素 30 位）
映射器输入RGB/YCbCr 4:4:4YCbCr 4:2:2YCbCr 4:2:0映射器输出
PA-6G/Y[2]Y[2]Y00[2]A(2)
PA-5R/Cr[7]Cb/Cr[7]Cb/C00r[7]B(7)
PA-4R/Cr[6]Cb/Cr[6]Cb/Cr00[6]B(6)
PA-3R/Cr(5]Cb/Cr[5]Cb/Cr00[5]B(5)
PA-2R/Cr[4]Cb/Cr[4]Cb/Cr00[4]B(4)
PA-1R/Cr[3]Cb/Cr[3]Cb/Cr00[3]B(3)
PA-0R/Cr[2]Cb/Cr[2]Cb/Cr00[2]B(2)
PB-6B/Cb[3]未使用Y01[3]C(3)
PB-5B/Cb[2]未使用Y01[2]C(2)
PB-4G/Y[7]Y[7]Y00[7]A(7)
PB-3G/Y[6]Y[6]Y00[6]A(6)
PB-2G/Y[5]Y[5]Y00[5]A(5)
PB-1G/Y[4]Y[4]Y00[4]A(4)
PB-0G/Y[3]Y[3]Y00[3]A(3)
PC-6Data EnData EnData EnData En
PC-5VSYNCVSYNCVSYNCVSYNC
PC-4HSYNCHSYNCHSYNCHSYNC
PC-3B/Cb[7]未使用Y01[7]C(7)
PC-2B/Cb[6]未使用Y01[6]C(6)
PC-1B/Cb[5]未使用Y01[5]C(5)
PC-0B/Cb[4]未使用Y01[4]C(4)
PD-63D_L/R_Ref3D_L/R_Ref3D_L/R_Ref3D_Ref
PD-5B/Cb[9]未使用Y01[9]C(9)
PD-4B/Cb[8]未使用Y01[8]C(8)
PD-3G/Y[9]Y[9]Y00[9]A(9)
PD-2G/Y[8]Y[8]Y00[8]A(8)
PD-1R/Cr[9]Cb/Cr[9]Cb/Cr00[9]B(9)
PD-0R/Cr[8]Cb/Cr[8]Cb/Cr00[8]B(8)
PE-6场场场场
PE-5B/Cb[1]未使用Y01[1]C(1)
PE-4B/Cb[0]未使用Y01[0]C(0)
PE-3G/Y[1]Y[1]Y00[1]A(1)
PE-2G/Y[0]Y[0]Y00[0]A(0)
PE-1R/Cr[1]Cb/Cr[1]Cb/Cr00[1]B(1)
PE-0R/Cr[0]Cb/Cr[0]Cb/Cr00[0]B(0)
(1) 输入数据位被定义为 bit[9] 为最高有效位，bit[0] 为最低有效位。
表 6-5 FPD-Link 数据映射到物理接口（30 位模式 2）
位映射 - 30 位模式 2(1)
（每像素 30 位）
映射器输入RGB/YCbCr 4:4:4YCbCr 4:2:2YCbCr 4:2:0映射器输出
PA-6G/Y[0]Y[0]Y00[0]A(0)
PA-5R/Cr[5]Cb/Cr[5]Cb/C00r[5]B(5)
PA-4R/Cr[4]Cb/Cr[4]Cb/Cr00[4]B(4)
PA-3R/Cr(3]Cb/Cr[3]Cb/Cr00[3]B(3)
PA-2R/Cr[2]Cb/Cr[2]Cb/Cr00[2]B(2)
PA-1R/Cr[1]Cb/Cr[1]Cb/Cr00[1]B(1)
PA-0R/Cr[0]Cb/Cr[0]Cb/Cr00[0]B(0)
PB-6B/Cb[1]未使用Y01[1]C(1)
PB-5B/Cb[0]未使用Y01[0]C(0)
PB-4G/Y[5]Y[5]Y00[5]A(5)
PB-3G/Y[4]Y[4]Y00[4]A(4)
PB-2G/Y[3]Y[3]Y00[3]A(3)
PB-1G/Y[2]Y[2]Y00[2]A(2)
PB-0G/Y[1]Y[1]Y00[1]A(1)
PC-6Data EnData EnData EnData En
PC-5VSYNCVSYNCVSYNCVSYNC
PC-4HSYNCHSYNCHSYNCHSYNC
PC-3B/Cb[5]未使用Y01[5]C(5)
PC-2B/Cb[4]未使用Y01[4]C(4)
PC-1B/Cb[3]未使用Y01[3]C(3)
PC-0B/Cb[2]未使用Y01[2]C(2)
PD-63D_L/R_Ref3D_L/R_Ref3D_L/R_Ref3D_Ref
PD-5B/Cb[7]未使用Y01[7]C(7)
PD-4B/Cb[6]未使用Y01[6]C(6)
PD-3G/Y[7]Y[7]Y00[7]A(7)
PD-2G/Y[6]Y[6]Y00[6]A(6)
PD-1R/Cr[7]Cb/Cr[7]Cb/Cr00[7]B(7)
PD-0R/Cr[6]Cb/Cr[6]Cb/Cr00[6]B(6)
PE-6场场场场
PE-5B/Cb[9]未使用Y01[9]C(9)
PE-4B/Cb[8]未使用Y01[8]C(8)
PE-3G/Y[9]Y[9]Y00[9]A(9)
PE-2G/Y[8]Y[8]Y00[8]A(8)
PE-1R/Cr[9]Cb/Cr[9]Cb/Cr00[9]B(9)
PE-0R/Cr[8]Cb/Cr[8]Cb/Cr00[8]B(8)
(1) 输入数据位被定义为 bit[9] 为最高有效位，bit[0] 为最低有效位。
表 6-6 FPD-Link 数据映射到物理接口（24 位模式 0）(1)
位映射—24 位模式 0 (2)
（每像素 24 位）
映射器输入RGB/YCbCr 4:4:4YCbCr 4:2:2YCbCr 4:2:0映射器输出
PA-6G/Y[0]Y[0]Y00[0]A(2)
PA-5R/Cr[5]Cb/Cr[5]Cb/C00r[5]B(7)
PA-4R/Cr[4]Cb/Cr[4]Cb/Cr00[4]B(6)
PA-3R/Cr(3]Cb/Cr[3]Cb/Cr00[3]B(5)
PA-2R/Cr[2]Cb/Cr[2]Cb/Cr00[2]B(4)
PA-1R/Cr[1]Cb/Cr[1]Cb/Cr00[1]B(3)
PA-0R/Cr[0]Cb/Cr[0]Cb/Cr00[0]B(2)
PB-6B/Cb[1]未使用Y01[1]C(3)
PB-5B/Cb[0]未使用Y01[0]C(2)
PB-4G/Y[5]Y[5]Y00[5]A(7)
PB-3G/Y[4]Y[4]Y00[4]A(6)
PB-2G/Y[3]Y[3]Y00[3]A(5)
PB-1G/Y[2]Y[2]Y00[2]A(4)
PB-0G/Y[1]Y[1]Y00[1]A(3)
PC-6Data EnData EnData EnData En
PC-5VSYNCVSYNCVSYNCVSYNC
PC-4HSYNCHSYNCHSYNCHSYNC
PC-3B/Cb[5]未使用Y01[5]C(7)
PC-2B/Cb[4]未使用Y01[4]C(6)
PC-1B/Cb[3]未使用Y01[3]C(5)
PC-0B/Cb[2]未使用Y01[2]C(4)
PD-63D_L/R_Ref 或场3D_L/R_Ref 或场3D_L/R_Ref 或场3D_Ref 或场
PD-5B/Cb[7]未使用Y01[7]C(9)
PD-4B/Cb[6]未使用Y01[6]C(8)
PD-3G/Y[7]Y[7]Y00[7]A(9)
PD-2G/Y[6]Y[6]Y00[6]A(8)
PD-1R/Cr[7]Cb/Cr[7]Cb/Cr00[7]B(9)
PD-0R/Cr[6]Cb/Cr[6]Cb/Cr00[6]B(8)
PE-6未使用未使用未使用未使用
PE-5未使用未使用未使用未使用
PE-4未使用未使用未使用未使用
PE-3未使用未使用未使用未使用
PE-2未使用未使用未使用未使用
PE-1未使用未使用未使用未使用
PE-0未使用未使用未使用未使用
(1) 为了支持 24 位数据，映射器会将每个 8 位颜色上移两位，并将输出位 A[1]、A[0]、B[1]、B[0]、C[1] 和 C[0] 强制设为值“0”。
(2) 输入数据位被定义为 bit[7] 为最高有效位，bit[0] 为最低有效位。
表 6-7 FPD-Link 数据映射到物理接口（24 位模式 1）(1)
位映射 - 24 位模式 1(2)
（每像素 24 位）
映射器输入RGB/YCbCr 4:4:4YCbCr 4:2:2YCbCr 4:2:0映射器输出
PA-6G/Y[2]Y[2]Y00{2}A(4)
PA-5R/Cr[7]Cb/Cr[7]Cb/C00r[7]B(9)
PA-4R/Cr[6]Cb/Cr[6]Cb/Cr00[6]B(8)
PA-3R/Cr(5]Cb/Cr[5]Cb/Cr00[5]B(7)
PA-2R/Cr[4]Cb/Cr[4]Cb/Cr00[4]B(6)
PA-1R/Cr[3]Cb/Cr[3]Cb/Cr00[3]B(5)
PA-0R/Cr[2]Cb/Cr[2]Cb/Cr00[2]B(4)
PB-6B/Cb[3]未使用Y01[3]C(5)
PB-5B/Cb[2]未使用Y01[2]C(4)
PB-4G/Y[7]Y[7]Y00[7]A(9)
PB-3G/Y[6]Y[6]Y00[6]A(8)
PB-2G/Y[5]Y[5]Y00[5]A(7)
PB-1G/Y[4]Y[4]Y00[4]A(6)
PB-0G/Y[3]Y[3]Y00[3]A(5)
PC-6Data EnData EnData EnData En
PC-5VSYNCVSYNCVSYNCVSYNC
PC-4HSYNCHSYNCHSYNCHSYNC
PC-3B/Cb[7]未使用Y01[7]C(9)
PC-2B/Cb[6]未使用Y01[6]C(8)
PC-1B/Cb[5]未使用Y01[5]C(7)
PC-0B/Cb[4]未使用Y01[4]C(6)
PD-63D_L/R_Ref 或场3D_L/R_Ref 或场3D_L/R_Ref 或场3D_Ref 或场
PD-5B/Cb[1]未使用Y01[1]C(3)
PD-4B/Cb[0]未使用Y01[0]C(2)
PD-3G/Y[1]Y[1]Y00[1]A(3)
PD-2G/Y[0]Y[0]Y00[0]A(2)
PD-1R/Cr[1]Cb/Cr[1]Cb/Cr00[1]B(3)
PD-0R/Cr[0]Cb/Cr[0]Cb/Cr00[0]B(2)
PE-6未使用未使用未使用未使用
PE-5未使用未使用未使用未使用
PE-4未使用未使用未使用未使用
PE-3未使用未使用未使用未使用
PE-2未使用未使用未使用未使用
PE-1未使用未使用未使用未使用
PE-0未使用未使用未使用未使用
(1) 为了支持 24 位数据，映射器会将每个 8 位颜色上移两位，并将输出位 A[1]、A[0]、B[1]、B[0]、C[1] 和 C[0] 强制设为值“0”。
(2) 输入数据位被定义为 bit[7] 为最高有效位，bit[0] 为最低有效位。