ZHCSVC0 May 2025 TPS4816-Q1
PRODUCTION DATA
在有多个 FET 并联的大电流应用中,不建议对主 FET 进行栅极压摆率控制,因为 FET 之间的浪涌电流分布不均会导致 FET 尺寸必须设计得更大。
TPS4816-Q1 集成了具有专用控制输入 (INP_G) 的栅极驱动器 (G),以及位于 DRN 和 CS2– 引脚之间的旁路比较器。此特性可用于驱动独立的低功耗旁路 FET,并对容性负载进行预充电,同时限制浪涌电流。图片显示了采用 TPS4816-Q1 的低功耗旁路 FET 实施方案,用于为容性负载充电。外部电容器 Cg 可降低栅极导通压摆率并控制浪涌电流。
在上电过程中,当 EN/UVLO 拉至高电平且 INP_G 拉至高电平时,器件会使用 100µA 拉电流将 G 拉至高电平以导通旁路 FET (G),而将 INP 拉至低电平来保持主 FET (GATE) 的关断状态。当输出电容器充电完成时,可以通过将 INP 拉至高电平来关断主 FET (GATE),通过将 INP_G 拉至低电平来关断旁路 FET (G)。当 INP_G =高电平时,TPS4816-Q1 检测 DRN 和 CS2 两端的电压,该电压与 V(BYPASS_SCP) 阈值(典型值为 2V)进行比较,以检测旁路路径中的输出接地短路故障。