ZHCSUI1 December   2025 ADS9324

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
  7. 6 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  模拟输入
      2. 7.3.2  输入钳位保护电路
      3. 7.3.3  模拟输入阻抗
      4. 7.3.4  可编程增益放大器 (PGA)
      5. 7.3.5  ADC 传递函数
      6. 7.3.6  参考
      7. 7.3.7  开路安全模式
      8. 7.3.8  系统偏移校准
      9. 7.3.9  系统增益校准
      10. 7.3.10 ADC 增益和偏移误差校准
      11. 7.3.11 数字滤波器
        1. 7.3.11.1 系统相位校准
        2. 7.3.11.2 块平均滤波器
        3. 7.3.11.3 移动平均滤波器
        4. 7.3.11.4 低通 FIR 滤波器
      12. 7.3.12 数字窗口比较器
      13. 7.3.13 警报模式
      14. 7.3.14 数据接口
        1. 7.3.14.1 ADC 通道模式
        2. 7.3.14.2 菊花链
        3. 7.3.14.3 诊断标志
        4. 7.3.14.4 ADC 输出数据随机数发生器
        5. 7.3.14.5 数据接口测试图形
        6. 7.3.14.6 数字输出驱动强度控制
        7. 7.3.14.7 数字输出延迟调整
    4. 7.4 器件功能模式
      1. 7.4.1 复位
      2. 7.4.2 正常运行
      3. 7.4.3 待机模式
    5. 7.5 编程
      1. 7.5.1 寄存器写入操作
      2. 7.5.2 寄存器读取操作
      3. 7.5.3 初始化示例 - SDOUT 上的单通道模式
  9. 8 寄存器映射
    1. 8.1 ADS93xx 通用寄存器
    2. 8.2 AIN1 - AIN8 通道寄存器
    3. 8.3 AIN9 - AIN16 通道寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 适用于电力自动化的 16 通道数据采集系统 (DAQ)
        1. 9.2.1.1 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 机械数据

5.6 时序要求

在 AVDD_5V = 4.75V 至 5.25V，AVDD_1V8 = 1.7V 至 1.9V，IOVDD = 1.7V 至 3.6V，VREF = 4.096V（内部或外部）以及最大吞吐量条件下测得（除非另有说明）；最小值和最大值在 TA = -40°C 至 +125°C 条件下测得；典型值在 TA = 25°C 时测得
最小值 最大值 单位
CONVST
fCONVST 采样频率 0.1 1 MHz
tCONVST 采样时间段 (1 / fCONVST) 1 µs
tPL_CV CONVST 脉冲高电平时间 50 ns
tPH_CV CONVST 脉冲低电平时间 50 ns
tsu_CV_hi_DRDY_hi 建立时间：CONVST 上升到 DRDY 上升(1) 50 ns
串行接口
fSCLK 最大 SCLK 频率 60 MHz
tSCLK 最小 SCLK 时间周期 16 ns
tPH_SCLK SCLK 高电平时间 0.45 0.55 tSCLK
tPL_SCLK SCLK 低电平时间 0.45 0.55 tSCLK
thi_CS 脉冲持续时间：CS 高电平 16 ns
tsu_CSCK 建立时间：CS 下降至第一个 SCLK 捕捉升沿 16 ns
tht_CSCK 保持时间：最后一个 SCLK 下降沿到 CS 上升沿 16 ns
tsu_CKDI 建立时间：SDI 数据对相应的 SCLK 上升沿有效 3 ns
tht_CKDI 保持时间：SCLK 上升沿到 SDI 上的相应数据有效 1 ns
tsu_DRDYCS 建立时间：DRDY 上升沿到 CS 下降沿 0 ns
tht_DRDYCS 保持时间：DRDY 上升沿到 CS 上升沿 0 ns
(1) 仅适用于内部时钟过采样模式。