ZHCSUI1 December   2025 ADS9324

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
  7. 6 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  模拟输入
      2. 7.3.2  输入钳位保护电路
      3. 7.3.3  模拟输入阻抗
      4. 7.3.4  可编程增益放大器 (PGA)
      5. 7.3.5  ADC 传递函数
      6. 7.3.6  参考
      7. 7.3.7  开路安全模式
      8. 7.3.8  系统偏移校准
      9. 7.3.9  系统增益校准
      10. 7.3.10 ADC 增益和偏移误差校准
      11. 7.3.11 数字滤波器
        1. 7.3.11.1 系统相位校准
        2. 7.3.11.2 块平均滤波器
        3. 7.3.11.3 移动平均滤波器
        4. 7.3.11.4 低通 FIR 滤波器
      12. 7.3.12 数字窗口比较器
      13. 7.3.13 警报模式
      14. 7.3.14 数据接口
        1. 7.3.14.1 ADC 通道模式
        2. 7.3.14.2 菊花链
        3. 7.3.14.3 诊断标志
        4. 7.3.14.4 ADC 输出数据随机数发生器
        5. 7.3.14.5 数据接口测试图形
        6. 7.3.14.6 数字输出驱动强度控制
        7. 7.3.14.7 数字输出延迟调整
    4. 7.4 器件功能模式
      1. 7.4.1 复位
      2. 7.4.2 正常运行
      3. 7.4.3 待机模式
    5. 7.5 编程
      1. 7.5.1 寄存器写入操作
      2. 7.5.2 寄存器读取操作
      3. 7.5.3 初始化示例 - SDOUT 上的单通道模式
  9. 8 寄存器映射
    1. 8.1 ADS93xx 通用寄存器
    2. 8.2 AIN1 - AIN8 通道寄存器
    3. 8.3 AIN9 - AIN16 通道寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 适用于电力自动化的 16 通道数据采集系统 (DAQ)
        1. 9.2.1.1 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 机械数据

7.3.11.2 块平均滤波器

ADS9324 具有可选的块均值数字滤波器，该滤波器可在吞吐量较低且要求较低噪声和较高动态范围的应用中使用。ADC 的总吞吐量随着块平均滤波器的过采样率增加而成比例降低。过采样可以使用外部或内部过采样时钟完成，如图 7-16 和图 7-17 所示。默认情况下，过采样使用外部时钟，ADC 会在 CONVST 时钟的下降沿对每个通道进行采样，然后报告平均值。在外部时钟过采样中，输入信号以固定间隔进行采样，从而提供出色的抗混叠性能。使用 ADS9324 的片上数字滤波器之前，初始化 GEN_CFG5 寄存器字段。首先，将 GEN_CFG5 寄存器中的 AVG_MODE_OVR_EN 位字段设置为 1b。然后，将 GEN_CFG5 寄存器中的 AVG_MODE 位字段设置为 1b。

ADS9324 外部过采样时钟图 7-16 外部过采样时钟
在内部过采样时钟模式下，ADC 会在第一个 CONVST 下降沿后自动触发转换。要使用内部过采样时钟模式，请将 ADS93x4 通用 寄存器组中 DIG_FILTER 寄存器的 INT_TRIG_MODE 位设置为 1b。为了使过采样滤波器正常工作，需要在 DIGITAL_FILTER 寄存器的 DIGITAL_FILT_SYSREF 位字段上进行 0b 到 1b 的上升沿转换（请参阅图 7-14）。
ADS9324 内部过采样时钟图 7-17 内部过采样时钟
表 7-8 SNR 与过采样率间的关系
过采样率 SNR（范围 = ± 5V） 最大输出数据速率
未进行平均值计算 87.5dB 1MSPS
2 89.5dB 500kSPS
4 91.2dB 250kSPS
8 92.7dB 125kSPS
16 94dB 62.5kSPS
32 96.7dB 31.25kSPS
64 99.1dB 15.625kSPS
128 101.6dB 7.8125kSPS