ZHCSUI1 December 2025 ADS9324
PRODUCTION DATA
每个模拟输入通道在 PGA 输出端都有一个用于抗混叠的集成低通滤波器 (LPF)。如果模拟低通滤波器提供的抗混叠能力不足,用户可以使用 ADS93x4 片上数字滤波器来实现所需的抗混叠效果。ADS93x4 片上数字滤波器对输入信号进行过采样,然后使用数字低通滤波器来衰减该信号上的高频噪声(请参阅图 7-19)。ADS9324 有六个可选择的低通 FIR 滤波器。可以使用 DIGITAL_FILTER 寄存器中的 FIR_FILT_SEL 位字段来选择 FIR 滤波器,如表 7-9 所示。对数字滤波器进行编程后需要 SYSREF 脉冲。在 DIGITAL_FILTER 寄存器的 DIGITAL_FILT_SYSREF 位字段上写入 0b 至 1b 转换(请参阅图 7-14)。
| 滤波器选项 | FIR_FIL_SEL | DECIMATION | -3dB 截止频率 | 群延迟 (TCONVST) |
|---|---|---|---|---|
| FIR1 | 001b | 2 | 0.218 x FCONVST | 5 |
| FIR2 | 010b | 2 | 0.205 x FCONVST | 3 |
| FIR3 | 011b | 4 | 0.108 x FCONVST | 13 |
| FIR4 | 100b | 2 | 0.205 x FCONVST | 3 |
| FIR5 | 101b | 4 | 0.100 x FCONVST | 9 |
| FIR7 | 111b | 8 | 0.540 x FCONVST | 29 |
图 7-22 FIR4、FIR5 和 FIR7 滤波器频率响应
图 7-21 FIR1、FIR2 和 FIR3 滤波器频率响应,通带详细信息
图 7-23 FIR4、FIR5 和 FIR7 滤波器频率响应,通带详细信息