ZHCSTJ2B October   2023  – February 2026 TPS3762-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
    1. 4.1 器件命名规则
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 开关要求
    7. 6.7 时序要求
    8. 6.8 时序图
    9. 6.9 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 输入电压 (VDD)
        1. 7.3.1.1 欠压锁定 (VPOR < VDD < UVLO)
        2. 7.3.1.2 上电复位 (VDD < VPOR)
      2. 7.3.2 SENSE
        1. 7.3.2.1 反极性保护
        2. 7.3.2.2 SENSE 迟滞
      3. 7.3.3 输出逻辑配置
        1. 7.3.3.1 开漏
        2. 7.3.3.2 低电平有效 (RESET)
        3. 7.3.3.3 锁存
        4. 7.3.3.4 UV 旁路
      4. 7.3.4 用户可编程复位延时时间
        1. 7.3.4.1 复位延时时间配置
      5. 7.3.5 用户可编程检测延迟
        1. 7.3.5.1 检测延时时间配置
      6. 7.3.6 内置自检
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 可调电压阈值
    3. 8.3 典型应用
      1. 8.3.1 设计 1：非电池电源监控
        1. 8.3.1.1 设计要求
        2. 8.3.1.2 详细设计过程
          1. 8.3.1.2.1 设置电压阈值
          2. 8.3.1.2.2 满足检测和复位延迟要求
          3. 8.3.1.2.3 设置电源电压
          4. 8.3.1.2.4 启动内置自检和清除锁存器
        3. 8.3.1.3 应用曲线
    4. 8.4 电源相关建议
      1. 8.4.1 功率损耗和器件运行
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

6.5 电气特性

条件为 VDD(MIN) ≤ VDD ≤ VDD(MAX)、CTR = CTS = 开路、输出 RESET 上拉电阻器 RPU = 10kΩ、电压 VPU = 5.5V、输出 BIST 上拉电阻器 RPU_BIST = 10kΩ、电压 VPU_BIST= 5.5V 且负载 CLOAD = 10pF。自然通风条件下的工作温度范围为 TA = –40℃ 至 125℃（除非另有说明）。典型值为 TA = 25°C、VDD = 12V，且 VIT = 6.5V (VIT 指的是 VITN 或 VITP)。
参数 测试条件 最小值 典型值 最大值 单位
电源
VDD 电源电压 2.7 65 V
UVLO (1) 欠压锁定 VDD 上升至 VDD (MIN) 以上 2.6 V
UVLO(HYS) (1) 欠压锁定迟滞 VDD 下降至 VDD(MIN) 以下 500 mV
VPOR(RESET) 上电复位电压 (2)
RESET、低电平有效
（开漏）		 VOL(MAX) = 300mV
IOUT (Sink) = 15µA
 1.4 V
VPOR(BIST) 上电复位电压 (2)
BIST、低电平有效
（开漏）		 VOL(MAX) = 300mV
IOUT (Sink) = 15µA
 1.4 V
IDD 流入 VDD 引脚的电源电流 VIT = 800mV
VDD (MIN) ≤ VDD ≤ VDD (MAX)
 4 8.1 µA
IDD 流入 VDD 引脚的电源电流 VIT = 2.7V 至 65V
VDD(MIN) ≤ VDD ≤ VDD(MAX)
 8.1 µA
SENSE（输入）
ISENSE 输入电流 VIT = 800mV
 200 nA
ISENSE 输入电流 VIT = 2.7V 至 65V
 1.5 5 µA
VITN  负向输入阈值
（欠压）		 VITN = 2.7V 至 65V -1 1 %
VITN  负向输入阈值
（欠压）		 VITN = 800mV (3) -0.9 0.9 %
VITP 正向输入阈值
（过压）		 VITP = 2.7V 至 65V -1 1 %
VITP 正向输入阈值
（过压）		 VITP = 800mV (3) -0.9 0.9 %
VHYS 迟滞精度 (4) VIT = 0.8V 和 2.7V 至 65V
VHYS 范围 = 0.7%		 0.6 0.7 0.8 %
VHYS 迟滞精度 (4)
VHYS 范围 = 2%		 1.5 2 2.5 %
VHYS 迟滞精度 (4)
VHYS 范围 = 5%		 4.5 5 6 %
VHYS 迟滞精度 (4)
VHYS 范围 = 10%		 9 10 11 %
RESET（输出）
Ilkg(OD) 开漏漏电流 VRESET = 5.5V
VITN < VSENSE < VITP		 300 nA
Ilkg(OD) 开漏漏电流 VRESET = 65V
VITN < VSENSE < VITP		 300 nA
VOL (5) 低电平输出电压 2.7V ≤ VDD ≤ 65V
IRESET= 2.7mA
 350 mV
电容器时序（CTS、CTR）
RCTR 内部电阻 (CTR) 2.96 3.7 4.44 MΩ
RCTS 内部电阻 (CTS) 2.96 3.7 4.44 MΩ
内置自检
Ilkg(BIST) 开漏漏电流 VBIST = 5.5V
VITN < VSENSE < VITP		 300 nA
Ilkg(BIST) 开漏漏电流 VBIST = 3.3V
VITN < VSENSE < VITP		 300 nA
VBIST_OL 低电平输出电压 2.7V ≤ VDD ≤ 65V
IBIST = 5mA
 300 mV
VBIST_EN BIST_EN 引脚逻辑低电平输入 500 mV
VBIST_EN BIST_EN 引脚逻辑高电平输入 1300 mV
VBIST_EN/LATCH_CLR LATCH_CLR 引脚逻辑低电平输入 500 mV
VBIST_EN/LATCH_CLR LATCH_CLR 引脚逻辑高电平输入 1300 mV
(1) 当 VDD 电压降至 UVLO 以下时，RESET 被置为有效。VDD 压摆率 ≤ 100mV/µs
(2) VPOR 是受控输出状态下的最小 VDD 电压。低于 VPOR 时，无法确定输出。VDD 压摆率 ≤ 100mV/µs
(3) 有关可调节电压指南和电阻器选择，请参阅“应用和实施”部分中的“可调节电压阈值”
(4) 迟滞与 VITP 和 VITN 电压阈值相关。VITP 具有负迟滞，VITN 具有正迟滞。
(5) 有关 VOH 和 VOL 与输出型号的关系，请参阅时序要求表后面的时序图