ZHCSSE1A September 2024 – December 2024 TPS1214-Q1
PRODUCTION DATA
图 8-1 显示了电荷泵和栅极驱动器电路实施方案的简化图。该器件包含用于主 FET Q1、Q2 的强 0.5A/2A 峰值拉电流/灌电流栅极驱动器 (GATE),以及用于旁路 FET Q3 的 100μA/0.39A 峰值拉电流/灌电流栅极驱动器 (G)。这些强大的栅极驱动器可在大功率系统设计中支持 FET 并联,从而确保在饱和区实现最短的转换时间。从 VS 端子衍生出一个 12V(运行模式)、600μA 电荷泵,可以为放置在栅极驱动器(BST 和 SRC)上的外部自举电容器 CBST 充电。
VS 是连接到控制器的电源引脚。在施加 VS 且 EN/UVLO 被拉至高电平的情况下,电荷泵将开启并为 CBST 电容器充电。当 CBST 上的电压超过 V(BST_UVLOR) 后,栅极驱动器部分将被激活。该器件具有 1V(典型值)的 UVLO 迟滞,可在初始栅极导通期间确保实现低振荡性能。根据外部 FET QG 和 FET 导通期间允许的骤降,选择 CBST。在运行模式下,电荷泵保持启用状态,直到 BST 至 SRC 的电压达到 VCP(HIGH_AM),此时电荷泵通常处于禁用状态,从而减少 VS 引脚上的电流消耗。电荷泵会保持禁用状态,直到 BST 至 SRC 的电压放电至 VCP(LOW_AM),此时电荷泵通常处于启用状态。
在运行模式下,BST 和 SRC 间的电压会持续在 VCP(HIGH_AM) 与 VCP(LOW_AM) 之间充电和放电,如下图所示:
使用以下公式可以计算初始栅极驱动器使能延迟:
其中,
CBST 是 BST 和 SRC 引脚上的电荷泵电容。
V(BST_UVLOR) = 7.6V(典型)。
如果需要降低 TDRV_EN,则使用外部 VAUX 或输入电源,通过低漏电二极管 D1 从外部对 BST 端子进行预偏置,如图 8-3 所示。借助此连接,TDRV_EN 会降低至 350µs。