ZHCSR21J December   2003  – March 2025 OPA695

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性 VS = ±5V、OPA695ID、OPA695IDBV、OPA695DSG
    6. 5.6  电气特性 VS = 5V、OPA695ID、OPA695IDBV、OPA695DSG
    7. 5.7  电气特性 VS = ±5V、OPA695IDGK
    8. 5.8  电气特性 VS = 5V、OPA695IDGK
    9. 5.9  典型特性:VS = ±5 V,OPA695IDBV,OPA695ID,OPA695DSG
    10. 5.10 典型特性:VS = 5V,OPA695IDBV,OPA695ID,OPA695DSG
    11. 5.11 典型特性:VS = ±5V,OPA695IDGK
    12. 5.12 典型特性:VS = 5V,OPA695IDGK
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 宽带电流反馈运算
      2. 6.3.2 输入和 ESD 保护
    4. 6.4 器件功能模式
  8. 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 操作建议
        1. 7.1.1.1 设置电阻值以优化带宽
        2. 7.1.1.2 输出电流和电压
        3. 7.1.1.3 驱动容性负载
        4. 7.1.1.4 失真性能
        5. 7.1.1.5 噪声性能
        6. 7.1.1.6 热分析
      2. 7.1.2 LO 缓冲器放大器
      3. 7.1.3 宽带电缆驱动应用
        1. 7.1.3.1 电缆调制解调器返回路径驱动器
        2. 7.1.3.2 任意波形驱动器
      4. 7.1.4 差分 I/O 应用
    2. 7.2 典型应用
      1. 7.2.1 设计要求
        1. 7.2.1.1 SAW 滤波器缓冲器
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 设计工具
        1. 8.1.1.1 演示装置
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 修订历史记录
  11. 10机械、封装和可订购信息

驱动容性负载

对于运算放大器来说,要求最苛刻但很常见的负载条件之一是容性负载。通常情况下,容性负载是 ADC 的输入(包括可推荐用于改善 ADC 线性度的附加外部电容)。当容性负载直接置于输出引脚上时,高速高开环增益放大器(如 OPA695)可能容易降低稳定性和闭环响应峰值。考虑放大器的开环输出电阻时,该容性负载会在信号路径中引入额外的极点,这会减小相位裕度。这一问题已经有几种建议的外部解决方案。当主要考虑因素为频率响应平坦度、脉冲响应保真度和失真时,最简单和最有效的解决方案是在放大器输出端与容性负载之间插入串联隔离电阻器 (RISO) 来隔离容性负载 (CL) 与反馈环路。图 7-3 显示了该配置。此配置不会消除环路响应中的极点,但是会移动极点,并在更高的频率下增加零点。额外的零点可用于消除来自容性负载极点的相位滞后,从而增大相位裕度并提高稳定性。

OPA695 使用输出串联隔离电阻器驱动大容性负载图 7-3 使用输出串联隔离电阻器驱动大容性负载

典型特性显示了建议的 RS 与电容负载间的关系以及在负载下产生的频率响应。大于 2pF 的寄生容性负载会开始降低 OPA695 的性能。较长的 PCB 布线、不匹配的电缆以及连接到多个器件都会导致超出该值。务必仔细考虑这种影响,并将建议的串联电阻器放置在尽可能靠近 OPA695 输出引脚的位置(请参阅 节 7.4.1)。