TPS1210-Q1 具有短路保护和诊断功能的 45V、汽车类、低 I_Q、背对背 MOSFET 智能高电平端驱动器

本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

下载最新的英语版本

1 特性

符合面向汽车应用的 AEC-Q100 汽车标准
- 器件温度等级 1：–40°C 至 +125°C 环境工作温度范围
功能安全型
- 可提供用于功能安全系统设计的文档
3.5V 至 40V 输入范围（绝对最大值为 45V）
反向输入保护低至 –40V
集成 11V 电荷泵
低静态电流，运行时为 35µA
1.5µA 低关断电流（EN/UVLO = 低电平）
两个强大的栅极驱动器（2A 拉电流/灌电流），用于通过单独的控制输入（INP1、INP2）进行背靠背 MOSFET 驱动
- 具有高电平有效 (TPS12100-Q1) 和低电平有效 (TPS12101-Q1) 输入的型号
使用外部 Rsense 或 MOSFET VDS 检测且具有可调延迟 (TMR) 的可调节短路保护 (ISCP)
高侧或低侧电流检测配置 (CS_SEL)
短路故障、电荷泵欠压、输入欠压和短路比较器诊断 (SCP_TEST) 期间的故障指示 (FLT)
可调节输入欠压锁定 (UVLO)

2 应用

3 说明

TPS1210x-Q1 系列是具有保护和诊断功能的 45V 低 I_Q 智能高电平端驱动器。该器件具有 3.5V 至 40V 的宽工作电压范围，适用于 12V 系统设计。该器件可以承受低至 –40V 的负电源电压并保护负载免受这些电压的影响。

该器件包含两个具有单独控制输入（INP1、INP2）的强大 (2A) 栅极驱动器，用于驱动采用共源极配置的背对背 MOSFET。TPS12100-Q1 具有高电平有效控制输入，TPS12101-Q1 具有低电平有效控制输入。

该器件提供可调节的短路保护功能。可以配置自动重试和锁存故障行为。可通过外部检测电阻或 MOSFET VDS 检测完成电流检测。可通过使用 CS_SEL 引脚输入实现高侧或低侧电流检测电阻配置。该器件还通过对 SCP_TEST 输入的外部控制来诊断内部短路比较器。

运行期间的低静态电流 35µA（典型值）可实现常开型系统设计。在 EN/UVLO 处于低电平时，静态电流降至 1.5μA（典型值）。

TPS1210x-Q1 采用 19 引脚 VSSOP 封装。

封装信息

器件型号	封装⁽¹⁾	封装尺寸⁽²⁾
TPS12100-Q1、TPS12101-Q1⁽³⁾	DGX（VSSOP，19）	5.1mm × 3.0mm

(1) 有关所有可用封装，请参阅节 12。

(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。

(3) 产品预发布。

具有高侧电流检测功能的 BMS 断路器

具有低侧电流检测功能的 BMS 断路器

4 器件比较

	TPS12100-Q1	TPS12101-Q1
输入控制（INP1、INP2）	高电平有效逻辑	低电平有效逻辑

5 引脚配置和功能

图 5-1 DGX 封装，19 引脚 VSSOP（顶视图）

表 5-1 引脚功能

引脚		类型⁽¹⁾	说明
名称	编号	类型⁽¹⁾	说明
EN/UVLO	1	I	EN/UVLO 输入。此引脚上的电压高于 1.21V 即可实现正常运行。强制此引脚低于 0.3V 会关断器件，从而将静态电流降低至约 1.6µA（典型值）。（可选）通过电阻分压器连接到输入电源以设置欠压锁定。当 EN/UVLO 保持悬空时，100nA 的内部下拉会将 EN/UVLO 拉至低电平并使器件保持关断状态。
INP2	2	I	用于外部充电 FET 控制的输入信号。在 TPS12100-Q1 中，将 INP2 驱动为高电平，以将 G2 驱动为高电平。将 INP2 驱动为低电平以将 G2 拉至低电平。 INP2 具有下拉至 GND 的 100nA 内部弱下拉，可在 INP2 悬空时使 G2 下拉至 SRC。在 TPS12101-Q1 中，将 INP2 驱动为高电平，以将 G2 驱动为高电平。将 INP2 驱动为高电平以将 G2 拉至低电平。INP2 具有下拉至 GND 的 100nA 内部弱下拉，可在 INP2 悬空时使 G2 保持高电平。
INP1	3	I	用于外部充电 FET 控制的输入信号。在 TPS12100-Q1 中，将 INP1 驱动为高电平，以将 G1PU 驱动为高电平。将 INP1 驱动为低电平以将 G1PD 拉至低电平。INP1 具有下拉至 GND 的 100nA 内部弱下拉，可在 INP1 悬空时使 G1PD 拉至 SRC。在 TPS12101-Q1 中，将 INP1 驱动为高电平，以将 G1PU 驱动为高电平。将 INP1 驱动为高电平以将 G1PD 拉至低电平。INP1 具有下拉至 GND 的 100nA 内部弱下拉，可在 INP1 悬空时使 G1PU 保持高电平。
N.C	4	—	无连接。
FLT	5	O	开漏故障输出。在短路故障、电荷泵 UVLO、输入 UVLO 和 SCP 比较器诊断期间，此引脚将置为低电平有效。如果不需要 FLT 功能，请将其连接到 GND。
GND	6	G	将 GND 连接到系统地。
CS_SEL	7	I	电流检测选择输入。将该引脚接地可激活高电平端电流检测。将该引脚驱动至 >2V 可激活低电平端电流检测。 CS_SEL 具有 100nA 到 GND 的内部弱下拉。
ISCP	8	I	短路检测设置。可以在 ISCP 与 GND 之间使用一个电阻来设置短路电流比较器阈值。如果不需要短路保护功能，则将 CS+、CS–、VS 引脚连接在一起，并将 ISCP、TMR 引脚连接到 GND。
TMR	9	I	故障计时器输入。可以在 TMR 引脚与 GND 之间使用一个电容来设置短路故障关断的延迟时间。将该引脚保持开路状态可实现超快速响应设置。如果不需要短路保护功能，则将 CS+、CS–、VS 引脚连接在一起，并将 ISCP、TMR 引脚连接到 GND。
SCP_TEST	10	I	内部短路比较器 (SCP) 诊断输入。如果在 INP1 拉至高电平的情况下将 SCP_TEST 驱动为低电平至高电平，则会检查内部 SCP 比较器的运行情况。如果 SCP 比较器正常运行，则 FLT 变为低电平，而 G1PD 被拉至 SRC。如果不需要此功能，请将 SCP_TEST 引脚连接到 GND。 SCP_TEST 具有下拉至 GND 的 100nA 内部弱下拉。
G2	11	O	对 FET 栅极驱动输出充电。此引脚具有 1.69A 峰值拉电流和 2A 灌电流容量。如果未使用 G2 驱动器功能，请将 G2 引脚保持悬空状态。
BST	12	O	高电平端自举电源。必须在此引脚和 SRC 之间连接一个最小值超过外部 FET Q_g(tot) 的外部电容器。
SRC	13	O	外部 FET 的源极连接。
G1PD	14	O	高电流栅极驱动器下拉。此引脚下拉至 SRC。为了实现最快的关断，请将此引脚直接连接到外部高电平端 MOSFET 的栅极。
G1PU	15	O	高电流栅极驱动器上拉。此引脚上拉至 BST。将此引脚连接到 G1PD 可获得最大栅极驱动转换速度。在此引脚和外部 MOSFET 的栅极之间可以连接一个电阻来控制导通期间的浪涌电流。
CS-	17	I	电流检测负输入。
CS+	18	I	电流检测正输入。
N.C	19	—	无连接。
VS	20	P	控制器的电源引脚。

(1) I = 输入，O = 输出，I/O = 输入和输出，P = 电源，G = 地