ZHCSMP9A November   2021  – January 2026 DRV8231A

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 典型特性
    7. 6.7 时序图
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 外部组件
    4. 7.4 特性说明
      1. 7.4.1 电桥控制
      2. 7.4.2 电流检测和调节 (IPROPI)
        1. 7.4.2.1 电流检测
        2. 7.4.2.2 电流调节
      3. 7.4.3 保护电路
        1. 7.4.3.1 过流保护 (OCP)
        2. 7.4.3.2 热关断 (TSD)
        3. 7.4.3.3 VM 欠压锁定 (UVLO)
    5. 7.5 器件功能模式
      1. 7.5.1 工作模式
      2. 7.5.2 低功耗睡眠模式
      3. 7.5.3 故障模式
    6. 7.6 引脚图
      1. 7.6.1 逻辑电平输入
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 有刷直流电机
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1 电机电压
          2. 8.2.1.2.2 电机电流
        3. 8.2.1.3 应用曲线
      2. 8.2.2 失速检测
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 详细设计过程
          1. 8.2.2.2.1 失速检测时序
          2. 8.2.2.2.2 失速阈值选择
        3. 8.2.2.3 应用曲线
      3. 8.2.3 继电器驱动
        1. 8.2.3.1 设计要求
        2. 8.2.3.2 详细设计过程
          1. 8.2.3.2.1 单线圈继电器的控制接口
          2. 8.2.3.2.2 双线圈继电器的控制接口
        3. 8.2.3.3 应用曲线
      4. 8.2.4 具有标准电机驱动器引脚排列的多源供应
    3. 8.3 电流能力和热性能
      1. 8.3.1 功耗和输出电流能力
      2. 8.3.2 热性能
        1. 8.3.2.1 稳态热性能
        2. 8.3.2.2 瞬态热性能
    4. 8.4 电源相关建议
      1. 8.4.1 大容量电容
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 社区资源
    4. 9.4 商标
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

7.4.1 电桥控制

DRV8231A 输出包含四个用于驱动高电流的 N 沟道 MOSFET。通过表 7-2 所列两个逻辑输入 IN1 和 IN2 控制这些输出。

表 7-2 H 桥控制
IN1 IN2 OUT1 OUT2 说明
0 0 高阻态 高阻态 滑行；H 桥禁用至高阻态（经过 1 ms 之后进入睡眠模式）
0 1 L H 反向（电流 OUT2 → OUT1）
1 0 H L 正向（电流 OUT1 → OUT2）
1 1 L L 制动；低侧慢速衰减

输入可设置为静态电压以实现 100% 占空比驱动，也可设置为脉宽调制 (PWM) 以实现可变电机转速。使用 PWM 时，驱动和制动之间通常能很好地切换。例如，要以最大 RPM 的 50% 正向驱动电机，在驱动周期内，IN1 = 1 且 IN2 = 0；而在其他时间内，IN1 = 1 且 IN2 = 1。此外，还提供能实现快速电流衰减 的滑行模式（IN1 = 0，IN2 = 0）。图 7-1 显示了电机电流如何流过 H 桥。可以在应用 VM 之前为输入引脚供电。

DRV8231A H 桥电流路径图 7-1 H 桥电流路径

当输出从驱动高电平变为驱动低电平，或从驱动低电平变为驱动高电平时，会自动插入死区时间以防止击穿。tDEAD 时间是输出为高阻时的中间时间。如果在 tDEAD 期间测量输出引脚，则电压取决于电流方向。如果电流离开管脚，则电压为低于地电平的二极管压降。如果电流进入引脚，则电压为高于 VM 的二极管压降。该二极管是高侧或低侧 FET 的体二极管。

传播延迟时间 (tPD) 是输入边沿与输出变化之间的时间。该时间考虑了输入抗尖峰脉冲时间和其他内部逻辑传播延迟。输入抗尖峰脉冲时间可防止输入引脚上的噪声影响输出状态。附加的输出压摆延迟时序考虑了 FET 导通或关断时间（tRISE 和 tFALL）。

下面的图 7-2 显示了电机驱动器输入和输出的时序。

DRV8231A H 桥时序图图 7-2 H 桥时序图