ZHCSMK4B September 2022 – January 2025 ADS131B26-Q1
PRODUCTION DATA
ADC1y 和 ADC3y 的信号链使用极低漂移、斩波稳定的 PGA 和 ΣΔ 调制器,以提供极低的偏移误差和偏移漂移。然而,在正常测量中仍然存在少量的失调漂移。因此,ADC1y 和 ADC3y 信号链包含可选全局斩波模式,以减少温度和时间范围内的失调误差和温漂,以便达到极低水平。当通过设置 GC13y_EN 位来启用全局斩波模式时,ADC1y 和 ADC3y 执行两次连续转换并使用备用输入信号极性来消除偏移误差。第一个转换采用正常输入极性。全局斩波控制逻辑会反转输入极性,并复位数字滤波器以进行第二次转换。去除偏移电压后,两次转换的平均值即为最终校正结果。图 7-19 展示了 ADC1y 全局斩波实现的方框图。VOFS 模拟 PGA 和 ADC1y 的组合内部偏移电压。全局斩波模式仅降低该器件固有的失调电压。连接到模拟输入的外部电路中的失调电压不受全局斩波模式的影响。GC13y_EN 位为 ADC1y 和 ADC3y 启用全局斩波模式。
全局斩波模式的操作顺序如下:
转换开始后的第一个转换结果(输出 1)可在 ADC1y 完成两次稳定转换后获得。由于 sinc3 滤波器,一个转换的数据在三个转换周期内稳定。方程式 20 计算转换开始后输出第一个转换结果所需的时间。
在启用全局斩波模式的连续转换模式下,后续转换将在 tGC_DATA 中完成,如 方程式 21 计算所示,如 图 7-20 所示。这意味着全局斩波模式下的数据速率大约是正常模式下数据速率的 1/3。
在输入极性反转后开始转换之前,ADC1y 会等待全局斩波延迟时间 GC13y_DELAY[2:0],以便内部电路稳定。在某些情况下,必须增加可编程全局斩波延迟时间以实现外部元件稳定。
全局斩波模式可将 ADC1y 和 ADC3y 噪声降低 √2 倍,因为两个转换是平均值。将 表 6-1和 表 6-3 中的输入参考噪声值除以 √2,即可得出启用全局切分模式时的噪声性能。
图 7-3 中 sinc3 滤波器的陷波在全局斩波模式下不会变化。不过,在 fGC_DATA / 2 的倍数处会出现额外的滤波凹槽。