ZHCSMK4B September 2022 – January 2025 ADS131B26-Q1
PRODUCTION DATA
可通过调整数据速率和增益来优化各个 ADC 的噪声性能。当通过增加过采样率 (OSR) 来降低数据速率时,平均值会增加,从而降低噪声。表 6-1 到 表 6-3 总结了 ADC1y、ADC2y 和 ADC3y 的噪声性能。这些数据代表 TA = 25°C、使用 fMCLK = 8.192MHz 时的典型噪声性能。显示的数据是典型的输入参考噪声结果,单位为 μVRMS,其中模拟输入短接在一起并对 1ms 周期内的数据求平均值。使用 方程式 3 根据提供的 μVRMS 数字计算有效分辨率。
在全局斩波模式下,ADC1y 和 ADC3y 的噪声性能提高了 √2 倍。
| OSR1y | 数据速率, fCLKIN = 8.192MHz |
增益 | |||
|---|---|---|---|---|---|
| 4 | 8 | 16 | 32 | ||
| 64 | 64kSPS | 20.7 | 10.8 | 10.8 | 10.8 |
| 128 | 32kSPS | 6.19 | 3.96 | 3.96 | 3.96 |
| 256 | 16kSPS | 3.70 | 2.51 | 2.51 | 2.51 |
| 512 | 8kSPS | 2.61 | 1.78 | 1.78 | 1.78 |
| 1024 | 4kSPS | 1.88 | 1.28 | 1.28 | 1.28 |
| 2048 | 2kSPS | 1.46 | 0.91 | 0.91 | 0.91 |
| 4096 | 1kSPS | 1.15 | 0.65 | 0.65 | 0.65 |
| 8192 | 0.5 kSPS | 0.88 | 0.44 | 0.44 | 0.44 |
| OSR2y | 转换时间, fMCLK = 8.192MHz |
增益 | ||
|---|---|---|---|---|
| 1 | 2 | 4 | ||
| 64 | 46.87μs | 93.4 | 48.3 | 48.3 |
| 128 | 62.50μs | 48.4 | 26.5 | 26.5 |
| 256 | 93.75μs | 31.9 | 17.5 | 17.5 |
| 512 | 156.25μs | 22.4 | 12.1 | 12.1 |
| OSR3y | 数据速率, fCLKIN = 8.192MHz |
增益 | ||
|---|---|---|---|---|
| 1 | 2 | 4 | ||
| 64 | 64kSPS | 93.4 | 48.3 | 48.3 |
| 128 | 32kSPS | 35.1 | 19.8 | 19.8 |
| 256 | 16kSPS | 21.2 | 12.6 | 12.6 |
| 512 | 8kSPS | 14.4 | 8.73 | 8.73 |
| 1024 | 4kSPS | 10.3 | 6.21 | 6.21 |
| 2048 | 2kSPS | 7.37 | 4.29 | 4.29 |
| 4096 | 1kSPS | 5.39 | 3.01 | 3.01 |
| 8192 | 0.5kSPS | 3.52 | 2.05 | 2.05 |