ZHCSMK4B September 2022 – January 2025 ADS131B26-Q1
PRODUCTION DATA
| 最小值 | 最大值 | 单位 | ||
|---|---|---|---|---|
| 3.0V ≤ IOVDD ≤ 3.6V | ||||
| tw(CLH) | 脉冲持续时间,CLK 高电平 | 49 | ns | |
| tw(CLL) | 脉冲持续时间,CLK 低电平 | 49 | ns | |
| tc(SC) | SCLK 周期 | 64 | ns | |
| tw(SCL) | 脉冲持续时间,SCLK 低电平 | 32 | ns | |
| tw(SCH) | 脉冲持续时间,SCLK 高电平 | 32 | ns | |
| td(CSSC) | 延时时间,CSn 下降沿后的第一个 SCLK 上升沿 | 16 | ns | |
| td(SCCS) | 延时时间,最后一个 SCLK 下降沿后的 CSn 上升沿 | 10 | ns | |
| tw(CSH) | 脉冲持续时间,CSn 高电平 | 20 | ns | |
| tsu(DI) | 建立时间,SCLK 下降沿前的 SDI 有效 | 5 | ns | |
| th(DI) | 保持时间,SDI 在 SCLK 下降沿后有效 | 8 | ns | |
| tw(RSL) | 脉冲持续时间,RESETn 低电平以生成器件复位 | 500 | ns | |
| 4.5V ≤ IOVDD ≤ 5.5V | ||||
| tw(CLL) | 脉冲持续时间,CLK 低电平 | 49 | ns | |
| tw(CLH) | 脉冲持续时间,CLK 高电平 | 49 | ns | |
| tc(SC) | SCLK 周期 | 50 | ns | |
| tw(SCL) | 脉冲持续时间,SCLK 低电平 | 25 | ns | |
| tw(SCH) | 脉冲持续时间,SCLK 高电平 | 25 | ns | |
| td(CSSC) | 延时时间,CSn 下降沿后的第一个 SCLK 上升沿 | 16 | ns | |
| td(SCCS) | 延时时间,最后一个 SCLK 下降沿后的 CSn 上升沿 | 10 | ns | |
| tw(CSH) | 脉冲持续时间,CSn 高电平 | 15 | ns | |
| tsu(DI) | 建立时间,SCLK 下降沿前的 SDI 有效 | 5 | ns | |
| th(DI) | 保持时间,SDI 在 SCLK 下降沿后有效 | 8 | ns | |
| tw(RSL) | 脉冲持续时间,RESETn 低电平以生成器件复位 | 500 | ns | |