• Menu
  • Product
  • Email
  • PDF
  • Order now

  • 带连接管理器的 TMS320F2838x 实时微控制器

    • ZHCSJS3E may   2019  – june 2023 TMS320F28384D , TMS320F28384D-Q1 , TMS320F28384S , TMS320F28384S-Q1 , TMS320F28386D , TMS320F28386D-Q1 , TMS320F28386S , TMS320F28386S-Q1 , TMS320F28388D , TMS320F28388S

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • 带连接管理器的 TMS320F2838x 实时微控制器
  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 修订历史记录
  6. 5 器件比较
    1. 5.1 相关产品
  7. 6 终端配置和功能
    1. 6.1 引脚图
    2. 6.2 引脚属性
    3. 6.3 信号说明
      1. 6.3.1 模拟信号
      2. 6.3.2 数字信号
      3. 6.3.3 电源和接地
      4. 6.3.4 测试、JTAG 和复位
    4. 6.4 带有内部上拉和下拉的引脚
    5. 6.5 引脚复用
      1. 6.5.1 “GPIO 多路复用引脚”表
      2. 6.5.2 输入 X-BAR
      3. 6.5.3 输出 X-BAR、CLB X-BAR、CLB 输出 X-BAR 和 ePWM X-BAR
      4. 6.5.4 USB 引脚多路复用
      5. 6.5.5 高速 SPI 引脚多路复用
      6. 6.5.6 高速 SSI 引脚多路复用
    6. 6.6 未使用引脚的连接
  8. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级 - 商用
    3. 7.3  ESD 等级 - 汽车
    4. 7.4  建议运行条件
    5. 7.5  功耗摘要
      1. 7.5.1 系统电流消耗（外部电源）
      2. 7.5.2 工作模式测试说明
      3. 7.5.3 电流消耗图
      4. 7.5.4 减少电流消耗
        1. 7.5.4.1 每个禁用外设的典型电流降低
    6. 7.6  电气特性
    7. 7.7  ZWT 封装的热阻特性
    8. 7.8  PTP 封装的热阻特性
    9. 7.9  散热设计注意事项
    10. 7.10 系统
      1. 7.10.1  电源管理模块 (PMM)
        1. 7.10.1.1 引言
        2. 7.10.1.2 概述
          1. 7.10.1.2.1 电源轨监视器
          2. 7.10.1.2.2 I/O POR（上电复位）监视器
          3. 7.10.1.2.3 VDD POR（上电复位）监视器
          4. 7.10.1.2.4 外部监控器使用情况
          5. 7.10.1.2.5 延迟块
        3. 7.10.1.3 外部元件
          1. 7.10.1.3.1 去耦电容器
          2. 7.10.1.3.2 VDDIO 去耦
        4. 7.10.1.4 电源时序
          1. 7.10.1.4.1 电源引脚联动
          2. 7.10.1.4.2 信号引脚电源序列
          3. 7.10.1.4.3 电源引脚电源序列
            1. 7.10.1.4.3.1 电源序列
            2. 7.10.1.4.3.2 电源时序摘要和违规影响
            3. 7.10.1.4.3.3 电源压摆率
        5. 7.10.1.5 电源管理模块电气数据和时序
          1. 7.10.1.5.1 电源管理模块运行条件
          2. 7.10.1.5.2 电源管理模块特性
      2. 7.10.2  复位时序
        1. 7.10.2.1 复位源
        2. 7.10.2.2 复位电气数据和时序
          1. 7.10.2.2.1 复位 (XRSn) 时序要求
          2. 7.10.2.2.2 复位 (XRSn) 开关特性
          3. 7.10.2.2.3 复位时序图
      3. 7.10.3  时钟规格
        1. 7.10.3.1 时钟源
        2. 7.10.3.2 时钟频率、要求和特性
          1. 7.10.3.2.1 输入时钟频率和时序要求，PLL 锁定时间
            1. 7.10.3.2.1.1 输入时钟频率
            2. 7.10.3.2.1.2 XTAL 振荡器特性
            3. 7.10.3.2.1.3 X1 时序要求
            4. 7.10.3.2.1.4 AUXCLKIN 时序要求
            5. 7.10.3.2.1.5 APLL 特性
          2. 7.10.3.2.2 内部时钟频率
            1. 7.10.3.2.2.1 内部时钟频率
          3. 7.10.3.2.3 输出时钟频率和开关特性
            1. 7.10.3.2.3.1 XCLKOUT 开关特征（旁路或启用 PLL）
        3. 7.10.3.3 输入时钟
        4. 7.10.3.4 XTAL 振荡器
          1. 7.10.3.4.1 引言
          2. 7.10.3.4.2 概述
            1. 7.10.3.4.2.1 电子振荡器
              1. 7.10.3.4.2.1.1 运行模式
                1. 7.10.3.4.2.1.1.1 晶体的工作模式
                2. 7.10.3.4.2.1.1.2 单端工作模式
              2. 7.10.3.4.2.1.2 XCLKOUT 上的 XTAL 输出
            2. 7.10.3.4.2.2 石英晶体
            3. 7.10.3.4.2.3 GPIO 工作模式
          3. 7.10.3.4.3 正常运行
            1. 7.10.3.4.3.1 ESR – 有效串联电阻
            2. 7.10.3.4.3.2 Rneg - 负电阻
            3. 7.10.3.4.3.3 启动时间
              1. 7.10.3.4.3.3.1 X1/X2 前提条件
            4. 7.10.3.4.3.4 DL – 驱动电平
          4. 7.10.3.4.4 如何选择晶体
          5. 7.10.3.4.5 测试
          6. 7.10.3.4.6 常见问题和调试提示
          7. 7.10.3.4.7 晶体振荡器规格
            1. 7.10.3.4.7.1 晶体振荡器电气特性
            2. 7.10.3.4.7.2 晶振等效串联电阻 (ESR) 要求
            3. 7.10.3.4.7.3 晶体振荡器参数
            4. 7.10.3.4.7.4 晶体振荡器电气特性
        5. 7.10.3.5 内部振荡器
          1. 7.10.3.5.1 INTOSC 特性
      4. 7.10.4  闪存参数
        1. 7.10.4.1 闪存参数 
        2.       111
      5. 7.10.5  RAM 规格
      6. 7.10.6  ROM 规格
      7. 7.10.7  仿真/JTAG
        1. 7.10.7.1 JTAG 电气数据和时序
          1. 7.10.7.1.1 JTAG 时序要求
          2. 7.10.7.1.2 JTAG 开关特征
          3. 7.10.7.1.3 JTAG 时序
      8. 7.10.8  GPIO 电气数据和时序
        1. 7.10.8.1 GPIO - 输出时序
          1. 7.10.8.1.1 通用输出开关特征
          2. 7.10.8.1.2 通用输出时序
        2. 7.10.8.2 GPIO - 输入时序
          1. 7.10.8.2.1 通用输入时序要求
          2. 7.10.8.2.2 采样模式
        3. 7.10.8.3 输入信号的采样窗口宽度
      9. 7.10.9  中断
        1. 7.10.9.1 外部中断 (XINT) 电气数据和时序
          1. 7.10.9.1.1 外部中断时序要求
          2. 7.10.9.1.2 外部中断开关特性
          3. 7.10.9.1.3 外部中断时序
      10. 7.10.10 低功率模式
        1. 7.10.10.1 时钟门控低功耗模式
        2. 7.10.10.2 低功耗模式唤醒时序
          1. 7.10.10.2.1 空闲模式时序要求
          2. 7.10.10.2.2 空闲模式开关特性
          3. 7.10.10.2.3 空闲进入和退出时序图
          4. 7.10.10.2.4 待机模式时序要求
          5. 7.10.10.2.5 待机模式开关特征
          6. 7.10.10.2.6 待机模式进入和退出时序图
      11. 7.10.11 外部存储器接口 (EMIF)
        1. 7.10.11.1 异步存储器支持
        2. 7.10.11.2 同步 DRAM 支持
        3. 7.10.11.3 EMIF 电气数据和时序
          1. 7.10.11.3.1 异步 RAM
            1. 7.10.11.3.1.1 EMIF 异步内存时序要求
            2. 7.10.11.3.1.2 EMIF 异步存储器开关特性
            3. 7.10.11.3.1.3 EMIF 异步存储器时序图
          2. 7.10.11.3.2 同步 RAM
            1. 7.10.11.3.2.1 EMIF 同步存储器时序要求
            2. 7.10.11.3.2.2 EMIF 同步存储器开关特征
            3. 7.10.11.3.2.3 EMIF 同步存储器时序图
    11. 7.11 C28x 模拟外设
      1. 7.11.1 模拟子系统
      2. 7.11.2 模数转换器 (ADC)
        1. 7.11.2.1 结果寄存器映射
        2. 7.11.2.2 ADC 可配置性
          1. 7.11.2.2.1 信号模式
        3. 7.11.2.3 ADC 电气数据和时序
          1. 7.11.2.3.1 ADC 工作条件（16 位、差分）
            1. 7.11.2.3.1.1 ADC 工作条件（16 位、差分）注意事项
          2. 7.11.2.3.2 ADC 特性（16 位、差分）
          3. 7.11.2.3.3 ADC 运行条件（16 位、单端）
            1. 7.11.2.3.3.1 ADC 工作条件（16 位、单端）注意事项
          4. 7.11.2.3.4 ADC 特性（16 位、单端）
          5. 7.11.2.3.5 ADC 工作条件（12 位、单端）
            1. 7.11.2.3.5.1 ADC 工作条件（12 位、单端）注意事项
          6. 7.11.2.3.6 ADC 特性（12 位、单端）
          7. 7.11.2.3.7 ADCEXTSOC 时序要求
          8. 7.11.2.3.8 ADC 输入模型
            1. 7.11.2.3.8.1 单端输入模型参数（12 位分辨率）
            2. 7.11.2.3.8.2 单端输入模型参数（16 位分辨率）
            3. 7.11.2.3.8.3 单端输入模型
            4. 7.11.2.3.8.4 差分输入模型参数（16 位分辨率）
            5. 7.11.2.3.8.5 差分输入模型
          9. 7.11.2.3.9 ADC 时序图
            1. 7.11.2.3.9.1 12 位模式下的 ADC 时序（SYSCLK 周期）
            2. 7.11.2.3.9.2 16 位模式下的 ADC 时序
        4. 7.11.2.4 温度传感器电气数据和时序
          1. 7.11.2.4.1 温度传感器特征
      3. 7.11.3 比较器子系统 (CMPSS)
        1. 7.11.3.1 CMPSS 电气数据和时序
          1. 7.11.3.1.1 比较器电气特性
          2. 7.11.3.1.2 CMPSS 比较器以输入为基准的偏移量和迟滞
          3. 7.11.3.1.3 CMPSS DAC 静态电气特性
          4. 7.11.3.1.4 CMPSS 示意图
          5. 7.11.3.1.5 CMPSS DAC 动态误差
      4. 7.11.4 缓冲数模转换器 (DAC)
        1. 7.11.4.1 缓冲 DAC 电气数据和时序
          1. 7.11.4.1.1 缓冲 DAC 运行条件
          2. 7.11.4.1.2 缓冲 DAC 电气特性
          3. 7.11.4.1.3 缓冲 DAC 注意事项和示意图
    12. 7.12 C28x 控制外设
      1. 7.12.1 增强型捕捉 (eCAP) 和高分辨率捕捉 (HRCAP)
        1. 7.12.1.1 eCAP 同步
        2. 7.12.1.2 eCAP 电气数据和时序
          1. 7.12.1.2.1 eCAP 时序要求
          2. 7.12.1.2.2 eCAP 开关特性
        3. 7.12.1.3 HRCAP 电气数据和时序
          1. 7.12.1.3.1 HRCAP 开关特性
          2. 7.12.1.3.2 HRCAP 图
      2. 7.12.2 增强型脉宽调制器 (ePWM)
        1. 7.12.2.1 控制外设同步
        2. 7.12.2.2 ePWM 电气数据和时序
          1. 7.12.2.2.1 ePWM 时序要求
          2. 7.12.2.2.2 ePWM 开关特性
          3. 7.12.2.2.3 跳闸区输入时序
            1. 7.12.2.2.3.1 跳闸区域输入时序要求
        3. 7.12.2.3 外部 ADC 转换启动电气数据和时序
          1. 7.12.2.3.1 外部 ADC 转换启动开关特性
      3. 7.12.3 高分辨率脉宽调制器 (HRPWM)
        1. 7.12.3.1 HRPWM 电气数据和时序
          1. 7.12.3.1.1 高分辨率 PWM 特性
      4. 7.12.4 增强型正交编码器脉冲 (eQEP)
        1. 7.12.4.1 eQEP 电气数据和时序
          1. 7.12.4.1.1 eQEP 时序要求
          2. 7.12.4.1.2 eQEP 开关特性
      5. 7.12.5 Σ-Δ 滤波器模块 (SDFM)
        1. 7.12.5.1 SDFM 电气数据和时序（使用 ASYNC）
          1. 7.12.5.1.1 使用异步 GPIO (ASYNC) 选项时的 SDFM 时序要求
          2. 7.12.5.1.2 SDFM 时序图
    13. 7.13 C28x 通信外设
      1. 7.13.1 控制器局域网 (CAN)
      2. 7.13.2 快速串行接口 (FSI)
        1. 7.13.2.1 FSI 变送器
          1. 7.13.2.1.1 FSITX 电气数据和时序
            1. 7.13.2.1.1.1 FSITX 开关特性
            2. 7.13.2.1.1.2 FSITX 时序
        2. 7.13.2.2 FSI 接收器
          1. 7.13.2.2.1 FSIRX 电气数据和时序
            1. 7.13.2.2.1.1 FSIRX 时序要求
            2. 7.13.2.2.1.2 FSIRX 开关特性
            3. 7.13.2.2.1.3 FSIRX 时序图
        3. 7.13.2.3 SPI 信令模式
          1. 7.13.2.3.1 FSITX SPI 信令模式电气数据和时序
            1. 7.13.2.3.1.1 FSITX SPI 信令模式开关特性
            2. 7.13.2.3.1.2 FSITX SPI 信令模式时序
      3. 7.13.3 内部集成电路 (I2C)
        1. 7.13.3.1 I2C 电气数据和时序
          1. 7.13.3.1.1 I2C 时序要求
          2. 7.13.3.1.2 I2C 开关特征
          3. 7.13.3.1.3 I2C 时序图
      4. 7.13.4 多通道缓冲串行端口 (McBSP)
        1. 7.13.4.1 McBSP 电气数据和时序
          1. 7.13.4.1.1 McBSP 传输和接收时序
            1. 7.13.4.1.1.1 McBSP 时序要求
            2. 7.13.4.1.1.2 McBSP 开关特征
            3. 7.13.4.1.1.3 McBSP 接收和发送时序图
          2. 7.13.4.1.2 McBSP 作为 SPI 主器件或从器件时序
            1. 7.13.4.1.2.1 McBSP 作为 SPI 主器件的时序要求
            2. 7.13.4.1.2.2 McBSP 作为 SPI 主器件开关特征
            3. 7.13.4.1.2.3 McBSP 作为 SPI 从器件的时序要求
            4. 7.13.4.1.2.4 McBSP 作为 SPI 从器件开关特性
            5. 7.13.4.1.2.5 McBSP 作为 SPI 主器件或从器件时序图
      5. 7.13.5 电源管理总线 (PMBus)
        1. 7.13.5.1 PMBus 电气数据和时序
          1. 7.13.5.1.1 PMBus 电气特性
          2. 7.13.5.1.2 PMBus 快速模式开关特性
          3. 7.13.5.1.3 PMBus 标准模式开关特性
      6. 7.13.6 串行通信接口 (SCI)
      7. 7.13.7 串行外设接口 (SPI)
        1. 7.13.7.1 SPI 电气数据和时序
          1. 7.13.7.1.1 SPI 主模式时序
            1. 7.13.7.1.1.1 SPI 主模式时序要求
            2. 7.13.7.1.1.2 SPI 主模式开关特性（时钟相位 = 0）
            3. 7.13.7.1.1.3 SPI 主模式开关特征（时钟相位 = 1）
            4. 7.13.7.1.1.4 SPI 主模式外部时序
          2. 7.13.7.1.2 SPI 从模式时序
            1. 7.13.7.1.2.1 SPI 从模式时序要求
            2. 7.13.7.1.2.2 SPI 从模式开关特性
            3. 7.13.7.1.2.3 SPI 从模式外部时序
      8. 7.13.8 EtherCAT 从站控制器 (ESC)
        1. 7.13.8.1 ESC 特性
        2. 7.13.8.2 ESC 子系统集成特性
        3. 7.13.8.3 EtherCAT IP 方框图
        4. 7.13.8.4 EtherCAT 电气数据和时序
          1. 7.13.8.4.1 EtherCAT 时序要求
          2. 7.13.8.4.2 EtherCAT 开关特性
          3. 7.13.8.4.3 EtherCAT 时序图
      9. 7.13.9 通用串行总线(USB)控制器
        1. 7.13.9.1 USB 电气数据和时序
          1. 7.13.9.1.1 USB 输入端口 DP 和 DM 时序要求
          2. 7.13.9.1.2 USB 输出端口 DP 和 DM 开关特性
    14. 7.14 连接管理器 (CM) 外设
      1. 7.14.1 模块化控制器局域网 (MCAN) [CAN FD]
      2. 7.14.2 以太网介质访问控制器 (EMAC)
        1. 7.14.2.1 MAC 特性
          1. 7.14.2.1.1 MAC Tx 和 Rx 特性
          2. 7.14.2.1.2 MAC Tx 特性
          3. 7.14.2.1.3 MAC Rx 特性
        2. 7.14.2.2 以太网电气数据和时序
          1. 7.14.2.2.1 以太网时序要求
          2. 7.14.2.2.2 以太网开关特性
          3. 7.14.2.2.3 以太网时序图
        3. 7.14.2.3 以太网 REVMII 电气数据和时序
          1. 7.14.2.3.1 以太网 REVMII 时序要求
          2. 7.14.2.3.2 以太网 REVMII 开关特性
      3. 7.14.3 内部集成电路 (CM-I2C)
        1. 7.14.3.1 CM-I2C 电气数据和时序
          1. 7.14.3.1.1 CM-I2C 时序要求
          2. 7.14.3.1.2 CM-I2C 开关特性
          3. 7.14.3.1.3 CM-I2C 时序图
      4. 7.14.4 同步串行接口 (SSI)
        1. 7.14.4.1 SSI 电气数据和时序
          1. 7.14.4.1.1 SSI 时序要求
          2. 7.14.4.1.2 SS 特性
          3. 7.14.4.1.3 SSI 时序图
      5. 7.14.5 通用异步接收器/发送器 (CM-UART)
      6. 7.14.6 跟踪端口的接口单元（TPIU）
        1. 7.14.6.1 TPIU 电气数据和时序
          1. 7.14.6.1.1 跟踪端口开关特性
  9. 8 详细说明
    1. 8.1  概述
    2. 8.2  功能方框图
    3. 8.3  存储器
      1. 8.3.1 C28x 存储器映射
      2. 8.3.2 C28x 闪存存储器映射
      3. 8.3.3 外设寄存器存储器映射
      4. 8.3.4 EMIF 芯片选择存储器映射
      5. 8.3.5 CM 存储器映射
      6. 8.3.6 CM 闪存存储器映射
      7. 8.3.7 外设寄存器存储器映射 (CM)
      8. 8.3.8 存储器类型
        1. 8.3.8.1 专用 RAM（Mx 和 Dx RAM）
        2. 8.3.8.2 本地共享 RAM (LSx RAM)
        3. 8.3.8.3 全局共享 RAM (GSx RAM)
        4. 8.3.8.4 CPU 消息 RAM (CPU MSGRAM)
        5. 8.3.8.5 CLA 消息 RAM (CLA MSGRAM)
        6. 8.3.8.6 CLA - DMA 消息 RAM (CLA-DMA MSGRAM)
        7. 8.3.8.7 CPUx - CM 消息 RAM (CPUx-CM MSGRAM)
        8. 8.3.8.8 专用 RAM (C0/C1 RAM)
        9. 8.3.8.9 共享 RAM（E0 和 Sx RAM）
    4. 8.4  标识
    5. 8.5  总线架构 - 外设连接
    6. 8.6  引导 ROM 和外设引导
      1. 8.6.1 器件引导
      2. 8.6.2 器件引导模式
      3. 8.6.3 器件引导配置
      4. 8.6.4 CPU1 的 GPIO 分配
    7. 8.7  双代码安全模块 (DCSM)
    8. 8.8  C28x (CPU1/CPU2) 子系统
      1. 8.8.1  C28x 处理器
        1. 8.8.1.1 浮点单元
        2. 8.8.1.2 三角函数加速器
        3. 8.8.1.3 快速整数除法单元
        4. 8.8.1.4 VCRC 单元
      2. 8.8.2  嵌入式实时分析和诊断 (ERAD)
      3. 8.8.3  背景 CRC-32 (BGCRC)
      4. 8.8.4  控制律加速器 (CLA)
      5. 8.8.5  直接存储器访问 (DMA)
      6. 8.8.6  处理器间通信 (IPC) 模块
      7. 8.8.7  C28x 计时器
      8. 8.8.8  双路时钟比较器 (DCC)
        1. 8.8.8.1 特性
        2. 8.8.8.2 DCCx（DCC0、DCC1 和 DCC2）时钟源输入映射
      9. 8.8.9  带有看门狗计时器的非可屏蔽中断 (NMIWD)
      10. 8.8.10 看门狗
      11. 8.8.11 可配置逻辑块 (CLB)
    9. 8.9  连接管理器 (CM) 子系统
      1. 8.9.1  Arm Cortex-M4 处理器
      2. 8.9.2  嵌套矢量中断控制器 (NVIC)
      3. 8.9.3  高级加密标准 (AES) 加速器
      4. 8.9.4  通用循环冗余校验 (GCRC) 模块
      5. 8.9.5  CM 不可屏蔽中断 (CMNMI) 模块
      6. 8.9.6  存储器保护单元 (MPU)
      7. 8.9.7  微型直接存储器访问 (µDMA)
      8. 8.9.8  看门狗
      9. 8.9.9  CM 时钟
        1. 8.9.9.1 CM 时钟源
      10. 8.9.10 CM 计时器
    10. 8.10 功能安全
  10. 9 应用、实施和布局
    1. 9.1 应用和实施
    2. 9.2 器件主要特性
    3. 9.3 应用信息
      1. 9.3.1 典型应用
        1. 9.3.1.1 高压牵引逆变器
          1. 9.3.1.1.1 系统方框图
          2. 9.3.1.1.2 高压牵引逆变器资源
        2. 9.3.1.2 车载充电器 (OBC)
          1. 9.3.1.2.1 系统方框图
          2. 9.3.1.2.2 OBC 资源
        3. 9.3.1.3 伺服驱动器控制模块
          1. 9.3.1.3.1 系统方框图
          2. 9.3.1.3.2 伺服驱动器控制模块资源
        4. 9.3.1.4 微型光伏逆变器
          1. 9.3.1.4.1 系统方框图
          2. 9.3.1.4.2 微型光伏逆变器资源
  11. 10器件和文档支持
    1. 10.1 入门和后续步骤
    2. 10.2 器件和开发支持工具命名规则
    3. 10.3 标识
    4. 10.4 工具与软件
    5. 10.5 文档支持
    6. 10.6 支持资源
    7. 10.7 商标
    8. 10.8 静电放电警告
    9. 10.9 术语表
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息
  13. 重要声明
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

带连接管理器的 TMS320F2838x 实时微控制器

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

1 特性

  • 双核 C28x 架构
    • 两个 TMS320C28x 32 位 CPU
      • 200MHz
      • IEEE 754 双精度（64 位）浮点单元 (FPU)
      • 三角法数学单元 (TMU)
      • CRC 引擎和指令 (VCRC)
      • 快速整数除法 (FINTDIV)
    • 每个 CPU 各有 512KB (256KW) 闪存
      （受 ECC 保护）
    • 每个 CPU 各有 44KB (22KW) 的本机 RAM
    • 两个 CPU 共享 128KB (64KW) 的全局 RAM（受奇偶校验保护）
  • 两个控制律加速器 (CLA)
    • 200MHz
    • IEEE 754 单精度浮点单元
    • 独立于 C28x CPU 之外执行代码
  • 系统外设
    • 两个支持 ASRAM 和 SDRAM 的外部存储器接口 (EMIF)
    • 两个 6 通道直接存储器存取 (DMA) 控制器
    • 多达 169 个支持输入滤波的通用输入/输出 (GPIO) 引脚
    • 扩展外设中断控制器 (ePIE)
    • 支持低功耗模式 (LPM)
    • 支持第三方开发的双区安全
    • 唯一标识 (UID) 号
    • 嵌入式实时分析和诊断 (ERAD)
    • 背景 CRC (BGCRC)
  • 连接管理器 (CM)
    • Arm®Cortex®-M4 处理器
    • 125MHz
    • 512KB 的闪存（受 ECC 保护）
    • 96KB 的 RAM（受 ECC 保护或奇偶校验保护）
    • 高级加密标准 (AES) 加速器
    • 通用 CRC (GCRC)
    • 32 通道微型直接存储器存取 (µDMA) 控制器
    • 通用异步接收器/发送器 (CM-UART)
    • 内部集成电路 (CM-I2C)
    • 同步串行接口 (SSI)
    • 10/100 以太网 1588 MII/RMII
  • C28x 通信外设
    • 带两个发送器和八个接收器的快速串行接口 (FSI)
    • 四个高速（最高 50MHz）SPI 端口（引脚可引导）
    • 四个串行通信接口 (SCI/UART)（引脚可引导）
    • 两个 I2C 接口（引脚可引导）
    • 电源管理总线 (PMBus) 接口
    • 两个多通道缓冲串行端口 (McBSP)
  • CM-C28x 共享通信外设
    • EtherCAT® 从站控制器 (ESC)
    • USB 2.0 (MAC + PHY)
    • 两个控制器局域网 (CAN) 模块（引脚可引导）
    • MCAN (CAN FD)
  • 模拟子系统
    • 四个模数转换器 (ADC)
      • 16 位模式
        • 每个转换器的吞吐量为 1.1MSPS
        • 12 个差动输入或 24 个单端输入
      • 12 位模式
        • 每个转换器的吞吐量为 3.5MSPS
        • 24 个单端输入
      • 每个 ADC 上有一个采样保持 (S/H) 电路
      • 转换的硬件后处理
    • 八个具有 12 位数模转换器 (DAC) 参考的窗口比较器
    • 三个 12 位缓冲 DAC 输出
  • 控制外设
    • 32 个脉宽调制器 (PWM) 通道
      • 8 个 PWM 模块的 A 和 B 通道（16 个通道）均可实现高分辨率
      • 死区支持（对于标准和高分辨率均支持）
    • 七个增强型捕捉 (eCAP) 模块
      • 在七个 eCAP 模块中，有两个提供高分辨率捕捉 (HRCAP)
    • 三个增强型正交编码器脉冲 (eQEP) 模块
    • 八个 Σ-Δ 滤波器模块 (SDFM) 输入通道，每个通道 2 个独立滤波器
  • 可配置逻辑块 (CLB)
    • 增强现有外设功能
    • 支持位置管理器解决方案
  • 时钟和系统控制
    • 两个内部零引脚 10MHz 振荡器
    • 片上晶体振荡器
    • 窗口看门狗计时器模块
    • 丢失时钟检测电路
    • 双路时钟比较器 (DCC)
  • 硬件内置自检 (HWBIST)
  • 1.2V 内核、3.3V I/O 设计
  • 符合功能安全标准
    • 专为功能安全应用开发
    • 可提供用于 ISO 26262 和 IEC 61508 系统设计的文档
    • 系统功能符合 ASIL D 和 SIL 3 等级要求
    • 硬件功能符合 ASIL B 和 SIL 2 等级要求
  • 安全相关认证
    • 已通过 TÜV SÜD 的 ISO 26262 认证 ASIL B
    • 通过 TÜV SÜD 的 IEC 61508 认证 SIL 2
  • 封装选项：
    • 无铅，绿色环保封装
    • 337 焊球 New Fine Pitch Ball Grid Array (nFBGA) [ZWT 后缀]
    • 176 引脚 PowerPAD™ Thermally Enhanced Low-profile Quad Flatpack (HLQFP) [PTP 后缀]
  • 温度选项：
    • S：–40°C 至 125°C 结温
    • Q：–40°C 至 125°C 的环境温度范围
      （通过针对汽车应用的 AEC Q100 认证）

2 应用

  • 中距离/短距离雷达
  • HVAC 大型商用电机控制
  • 自动分拣设备
  • CNC 控制
  • 中央逆变器
  • 串式逆变器
  • 逆变器和电机控制
  • 车载充电器 (OBC) 和无线充电器
  • 线性电机分段控制器
  • 伺服驱动器控制模块
  • 工业交流-直流
  • 三相 UPS

3 说明

TMS320F2838x (F2838x) 是 C2000™ 实时微控制器系列中的一个器件，该系列可扩展、超低延迟器件旨在提高电力电子设备的效率，包括但不限于：高功率密度、高开关频率，并支持使用 GaN 和 SiC 技术。

这些应用包括：

  • 工业电机驱动
  • 电机控制
  • 光伏逆变器
  • 数字电源
  • 电动车辆与运输
  • 感应和信号调理

实时控制子系统基于 TI 的 32 位 C28x DSP 内核，可针对从片上闪存或 SRAM 运行的浮点或定点代码在每个内核中提供 200MHz 的信号处理性能。三角函数加速器 (TMU) 和 VCRC（循环冗余校验）扩展指令集进一步增强了 C28x CPU 的性能，从而加快了实时控制系统关键常用算法的速度。利用扩展指令集实现 IEEE 双精度 64 位浮点数学。最后，控制律加速器 (CLA) 使每个内核具有额外 200MHz 的独立处理能力。

此器件还包含独立的连接管理器 (CM)，它基于 ARM Cortex-M4 处理器，以 125MHz 运行。借助它自己的专用闪存和 SRAM，CM 可以完全独立地控制进出 F2838x 的接口，从而为 C28x DSP 提供更大的带宽以专注于实时控制。

高性能模拟块与处理单元和控制单元紧密集成，可提供出色的实时信号链性能。三十二个与频率无关的 PWM 可控制从三相逆变器到高级多级电源拓扑的多个功率级。

通过加入可配置逻辑块 (CLB)，用户可以添加自定义逻辑，还可将类似 FPGA 的功能集成到 C2000 实时 MCU 中。

在 C2000 实时 MCU 中，第一次加入了 EtherCAT 从站控制器，以及其他业界通用协议（例如，CAN FD 和 USB 2.0）。快速串行接口 (FSI) 可跨隔离边界实现高达 200Mbps 的稳健通信。

是否想详细了解 C2000 MCU 适用于实时控制系统的特性？查看《使用 C2000™ 实时微控制器的基本开发指南》，并访问 C2000™ 实时控制 MCU 页面。

C2000™ 实时控制微控制器 (MCU) 入门指南 涵盖了 C2000 器件开发中从硬件到支持资源的所有方面。除了主要的参考文档外，每个部分还提供了相关链接和资源，可帮助用户进一步了解相关信息。

准备好开始了吗？查看 TMDSCNCD28388D 评估板并下载 C2000Ware。

封装信息
器件型号 封装(1) 封装尺寸（标称值）
TMS320F28388D ZWT（nFBGA，337） 16 mm × 16 mm
PTP（HLQFP，176） 24 mm × 24 mm
TMS320F28388S ZWT（nFBGA，337） 16 mm × 16 mm
PTP（HLQFP，176） 24 mm × 24 mm
TMS320F28386D ZWT（nFBGA，337） 16 mm × 16 mm
PTP（HLQFP，176） 24 mm × 24 mm
TMS320F28386S ZWT（nFBGA，337） 16 mm × 16 mm
PTP（HLQFP，176） 24 mm × 24 mm
TMS320F28384D ZWT（nFBGA，337） 16 mm × 16 mm
PTP（HLQFP，176） 24 mm × 24 mm
TMS320F28384S ZWT（nFBGA，337） 16 mm × 16 mm
PTP（HLQFP，176） 24 mm × 24 mm
(1) 有关这些器件的详细信息，请参阅机械、封装和可订购信息。

3.1 功能方框图

功能方框图展示了 CPU 系统及关联的外设。

GUID-20201021-CA0I-JVQL-PJM9-LDF1KVCKLBVC-low.gif图 3-1 功能方框图

4 修订历史记录

Timestamp Revision History Changes Intro HTMLFebruary 2, 2021 to June 28, 2023

  • 此“修订历史记录”列出了从 SPRSP14D 到 SPRSP14E 的更改 Go
  • 通篇：将“CAN-FD”更改为“CAN FD”Go
  • 通篇：将 ESC_TX0_ENA 和 ESC_TX1_ENA 引脚类型从“I/O”更改为“O”Go
  • 特性 一节：添加了“符合功能安全标准”特性和“安全相关认证”特性。添加了“硬件内置自检 (HWBIST)”特性。从“连接管理器 (CM)”组中删除了“MCAN (CAN FD)”特性。向“CM-C28x 共享通信外设”组中添加了“MCAN (CAN FD)”Go
  • 说明 部分：向 C2000™ 实时控制微控制器 (MCU) 入门指南 添加了参考段落Go
  • 封装信息 表：将表标题从器件信息 更改为封装信息更新了表Go
  • 功能方框图 图：更改了“1x CAN FD”的蓝色“多路复用器”箭头Go
  • 器件比较 表：更新了“具有灵活数据速率的 CAN (CAN FD)”，将值更改为“1（可分配给 CPU1 或 CM）”Go
  • 引脚属性 表：更新了表将 337 焊球 ZWT 封装上的焊球 H4 从“NC”更改为“NC1”，并从 176 引脚 PTP 封装中删除了引脚分配 119。添加了“NC2”（337 焊球 ZWT 封装上的焊球 J18；176 引脚 PTP 封装上的引脚 119）。更改了 TRSTn 的说明。删除了 XRSn 说明中的重复句子。更改了 176 引脚封装的 VSS 说明和引脚编号Go
  • 模拟信号 表：更新了表Go
  • 数字信号 表：更新了表Go
  • 电源和接地 表：更新了表更改了 176 引脚封装的 VSS 说明和引脚编号Go
  • 测试、JTAG 和复位 表：更新了表。将“NC”更改为“NC1”。将“337 BGA”焊球编号从“H4、J18”更改为“H4”。删除了“176 引脚”引脚编号 119。添加了“NC2”（337 BGA 焊球编号 J18、176 引脚编号 119）。更改了 TRSTn 的说明。删除了 XRSn 说明中的重复句子Go
  • 规格 部分：将“应力超出绝对最大额定值 下所列的值...”段落文本移动到绝对最大额定值 表的脚注中Go
  • 绝对最大额定值 表：添加了“应力超出绝对最大额定值下所列的值...”脚注和“除非另有说明，否则所有电压值均以 VSS 为基准”脚注Go
  • 建议工作条件 表：删除了 tVDDIO-RAMP Go
  • ESD 等级 - 商用 表：删除了“充电器件模型 (CDM)”说明中的“JEDEC 规范 JESD22-C101”，为转角引脚添加了 CDM 值Go
  • 电源管理模块 (PMM) 部分：新增了该部分Go
  • 电源时序 部分：更改了此部分Go
  • 复位电路 图：替换了 4 向结点Go
  • 复位源 部分：更新了导语段落。添加了“复位信号”表Go
  • 时钟系统 图：添加了 CLBGo
  • 内部时钟频率 表：将 MIN f(INTCLK) 和 MIN f(AUXINTCLK) 从 10MHz 更改为 2MHz。添加了 f(CLBTILECLK) 和 f(CLBREGCLK) Go
  • XTAL 振荡器 部分：将章节标题从晶体振荡器 更改为 XTAL 振荡器。更新了该部分Go
  • 闪存参数 表：将“Nwec 写入/擦除周期”更改为“每个扇区的 Nwec 写入/擦除周期”。添加了“整个闪存（整合所有扇区）的 Nwec 写入/擦除周期”及其相关的脚注。添加了“TJ = 125°C 时的 tretention 数据保持持续时间”及其相关的脚注Go
  • RAM 规格 部分：新增了该部分Go
  • ROM 规格 部分：新增了该部分Go
  • 连接到 14 引脚 JTAG 接头 图：在 TMS 上添加了 2.2kΩ 上拉电阻Go
  • 连接到 20 引脚 JTAG 接头 图：在 TMS 上添加了 2.2kΩ 上拉电阻Go
  • EMIF 异步存储器开关特性 表：更新了参数 3、10、15 和 24 在 EW = 1 时的最小值和最大值。添加了“最大等待超时条件”脚注Go
  • 单端输入模型 部分：添加了“用户应假设在 Ch 具有最坏的初始条件下分析 ADC 输入设置...”段落Go
  • 差分输入模型 部分：添加了对 C2000 ADC 的电荷共享驱动电路（使用 TINA-TI 仿真工具）应用手册和 C2000 MCU 的 ADC 输入电路评估（使用 TINA-TI 仿真工具）应用手册的引用Go
  • 差分输入模型 部分：删除了“用户应假设在 Ch 具有最坏的初始条件下分析 ADC 输入设置...”段落Go
  • 12 位模式下的 ADC 时序（SYSCLK 周期）表：添加了关于 tINT 的脚注Go
  • 16 位模式下的 ADC 时序 表：添加了关于 tINT 的脚注Go
  • 比较器电气特性 表：添加了迟滞最小值和最大值Go
  • CMPSS DAC 动态误差 部分：新增了该部分Go
  • PMBus 电气数据和时序 部分：删除了导语段落Go
  • PMBus 快速模式开关特性 表：添加了 Fmod，PMBus 模块时钟频率Go
  • PMBus 标准模式开关特性 表：添加了 Fmod，PMBus 模块时钟频率Go
  • 通用串行总线 (USB) 控制器 部分：更改了有关片上零引脚振荡器精度的注意事项Go
  • 模块化控制器局域网 (MCAN) [CAN FD] 部分：更改了前两个段落Go
  • MCAN 模块概览 图：更改了图Go
  • 功能方框图 图：更改了“1x CAN FD”的蓝色“多路复用器”箭头Go
  • C28x 存储器映射 表：添加了“MCAN 消息 RAM”Go
  • 外设寄存器存储器映射 部分：新增了该部分Go
  • CM 存储器映射 表：更改了“EtherCAT RAM（直接访问）”的起始地址和结束地址Go
  • 外设寄存器存储器映射 (CM) 部分：新增了该部分Go
  • CM 总线主器件对外设的访问 表：向“MCAN (CAN FD)”行的“CPU1 子系统”列中添加了“Y”Go
  • 所有可用的引导模式 表：添加了关于 USB 引导加载程序的脚注Go
  • 可配置逻辑块 (CLB) 部分：添加了“在正常运行情况下，CLB 外设的时钟频率源自器件 SYSCLK ...”段落Go
  • CM 时钟系统 图：将图标题从“时钟系统”更改为“CM 时钟系统”。删除了 MCANGo
  • 功能安全 部分：新增了该部分Go
  • 应用、实施和布局 部分：更新了该部分Go
  • 入门和后续步骤 部分：新增了该部分Go
  • 工具与软件 部分：添加了 C2000 第三方搜索工具Go

5 器件比较

“器件比较”表列出了每个 2838x 器件的特性。

表 5-1 器件比较
特性(1) 28388D 28386D
28386D-Q1		 28384D
28384D-Q1		 28388S 28386S
28386S-Q1		 28384S
28384S-Q1
C28x 子系统
C28x 数量 2 1
频率 (MHz) 200
32 位和 64 位浮点单元 (FPU) 是
VCRC 是
TMU - 0 类 是
CLA - 2 类 编号 2 个（每个 CPU 1 个） 1
频率 (MHz) 200
C28x 闪存 1MB (512KW)
[每个 CPU 512KB (256KW)]		 512KB (256KW)
C28x RAM 专用 RAM 24KB (12KW)
[每个 CPU 12KB (6KW)]		 12KB (6KW)
本地共享 RAM 64KB (32KW)
[每个 CPU 32KB (16KW)]		 32KB (16KW)
全局共享 RAM 128KB (64KW)
（在 CPU 之间共享）		 128KB (64KW)
总 RAM 216KB (108KW) 172KB (86KW)
后台循环冗余校验 (BGCRC) 模块 1
可配置逻辑块 (CLB) 8 个逻辑块 否 8 个逻辑块 否
32 位 CPU 计时器 6 个（每个 CPU 3 个） 3
6 通道 DMA – 0 类 2 个（每个 CPU 1 个） 1
用于片上闪存和 RAM 的双区域代码安全模块 (DCSM) 是
嵌入式实时分析和诊断 (ERAD) 是
EMIF EMIF1
（16 位或 32 位）		 337 焊球 ZWT 1
176 引脚 PTP 1
EMIF2（16 位） 337 焊球 ZWT 1
176 引脚 PTP –
外部中断 5
GPIO I/O 引脚（在 CPU1、CPU2 和 CM 之间共享） 337 焊球 ZWT 169
176 引脚 PTP 97
输入 XBAR 是
输出 XBAR 是
消息 RAM C28x CPU1、C28x CPU2 和 Cortex-M4 24KB
（三对中
每个对之间每个方向 4KB）		 8KB
（
CPU1和 Cortex-M4 之间每个方向 4KB）
C28x CPU 和 CLA 1KB
（每个 CPU 和 CLA 对之间每个方向 256 字节）		 512 字节
（CPU 和 CLA 之间每个方向 256 字节）
DMA 和 CLA 1KB
（每个 DMA 和 CLA 对之间每个方向 256 字节）		 512 字节
（DMA 和 CLA 之间每个方向 256 字节）
非可屏蔽中断看门狗 (NMIWD) 计时器 2 个（每个 CPU 1 个） 1
看门狗 (WD) 计时器 2 个（每个 CPU 1 个） 1
连接管理器 (CM) 子系统
Arm Cortex-M4 125MHz
Cortex-M4 上的闪存 512KB
Cortex-M4 上的 RAM 96KB
高级加密标准 (AES) 加速器 1
CPU 计时器 3
通用循环冗余校验 (GCRC) 模块 1
用于 Cortex-M4、μ µDMA 和以太网 DMA 的存储器保护单元 (MPU) 3
CM 不可屏蔽中断 (CMNMI) 模块 1
跟踪端口的接口单元（TPIU） 1
µDMA 1
看门狗 (WD) 计时器 1
C28x 模拟外设
模数转换器 (ADC)（可配置为 12 位或 16 位） 4
ADC 16 位模式 MSPS 1.1
转换时间 (ns)(2) 915
输入通道（单端模式） 337 焊球 ZWT 24
176 引脚 PTP 20
输入通道（差模） 337 焊球 ZWT 12
176 引脚 PTP 9
ADC 12 位模式 MSPS 3.5
转换时间 (ns)(2) 280
输入通道（单端） 337 焊球 ZWT 24
176 引脚 PTP 20
温度传感器 1
比较器子系统 (CMPSS)
（每个 CMPSS 都有两个比较器和两个内部 DAC）		 8
缓冲数模转换器 (DAC) 3
C28x 控制外设
eCAP/HRCAP – 2 类 总输入 7
具有高分辨率功能的通道 2（eCAP6 和 eCAP7）
ePWM/HRPWM – 4 类 总通道数 32
具有高分辨率功能的通道 16 (ePWM1–ePWM8)
ePWM XBAR 是
eQEP 模块 - 2 类 3
SDFM 通道 - 2 类 8
C28x 通信外设
快速串行接口 (FSI) RX – 1 类 8
快速串行接口 (FSI) TX – 1 类 2
内部集成电路 (I2C) - 0 类 2
多通道缓冲串行端口 (McBSP) - 1 类 2
电源管理总线 (PMBus) – 0 类 1
串行通信接口 (SCI) - 0 类
（UART 兼容）		 4
串行外设接口 (SPI) - 2 类 4
连接管理器 (CM) 通信外设
控制器局域网 (CAN) 2.0B - 0 类(3) 2
（可分配给
CPU1、CPU2 或 CM）		 2
（可分配给 CPU1 或 CM）
具有灵活数据速率的 CAN (CAN FD) 1（可分配给 CPU1 或 CM）
用于控制自动化技术的以太网(EtherCAT) 1
（可分配给 CPU1 或 CM）		 – 1
（可分配给 CPU1 或 CM）		 -
以太网介质访问控制器 (EMAC) 1
CM 内部集成电路 (CM-I2C) 1
同步串行接口 (SSI) 1
CM 通用异步接收器/发送器 (CM-UART) 1
通用串行总线 (USB) – 0 类 1
（在 CPU1 和 CM 之间共享）
温度和合格认证
温度选项 S：结温范围为
–40°C 至 125°C (TJ)		 337 焊球 ZWT 28388D、28386D、28384D
28388S、28386S、28384S
176 引脚 PTP
Q：–40°C 至 125°C(4)环境温度 (TA) 337 焊球 ZWT – 28386D-Q1 28384D-Q1 - - -
176 引脚 PTP – 28386D-Q1 28384D-Q1 – 28386S-Q1 28384S-Q1
(1) 一个类型变化表示一个外设模块中的主要功能特性差异。在一个外设类型内，器件之间会有细微差异，但不会影响模块的基本功能性。有关更多信息，请参阅 C2000 实时控制外设参考指南。
(2) 从采样保持窗口开始到下一次转换的采样保持窗口开始之间的时间。
(3) CAN 模块使用称为 DCAN 的 IP。本文档交替使用名称 CAN 和 DCAN 来引用此外设。
(4) 字母“Q”是指针对汽车应用的 AEC Q100 合格认证。

5.1 相关产品

TMS320F2837xD 实时双核微控制器
F2837xD 系列为双子系统的性能设定了一个新标准。每个子系统由 C28x CPU 和并行控制律加速器 (CLA) 组成，每个子系统的运行频率为 200MHz 。增强性能的是 TMU 和 VCU 加速器。新功能包括多个 16 位/12 位模式 ADC、DAC、Σ-Δ 滤波器、USB、可配置逻辑块 (CLB)、片上振荡器和所有外设的增强版。F2837xD 可提供高达 1MB 的闪存。其采用 176 引脚 QFP 或 337 引脚 BGA 封装。

TMS320F2837xS 实时微控制器
F2837xS 系列是 F2837xD 的引脚对引脚兼容版本，但仅启用了一个 C28x CPU 和 CLA 子系统。它还采用 100 引脚 QFP，以实现与 TMS320F2807x 系列的兼容性。

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale