ZHCSI90F December   2017  – August 2026 ISO1042

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  瞬态抗扰度
    4. 5.4  建议运行条件
    5. 5.5  热性能信息
    6. 5.6  功率等级
    7. 5.7  绝缘规格
    8. 5.8  安全相关认证
    9. 5.9  安全限值
    10. 5.10 电气特性 - 直流规格
    11. 5.11 开关特性
    12. 5.12 绝缘特性曲线
    13. 5.13 典型特性
  7. 6 参数测量信息
    1. 6.1 测试电路
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 CAN 总线状态
      2. 7.3.2 数字输入与输出：TXD（输入）和 RXD（输出）
      3. 7.3.3 保护特性
        1. 7.3.3.1 TXD 显性超时 (DTO)
        2. 7.3.3.2 热关断 (TSD)
        3. 7.3.3.3 欠压锁定和默认状态
        4. 7.3.3.4 悬空引脚
        5. 7.3.3.5 未供电设备
        6. 7.3.3.6 CAN 总线短路电流限制
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 总线负载能力、长度和节点数
        2. 8.2.2.2 CAN 端接
      3. 8.2.3 应用曲线
        1. 8.2.3.1 绝缘寿命
    3. 8.3 DeviceNet 应用
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
        1. 8.5.1.1 PCB 材料
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11Mechanical, Packaging, and Orderable Information

7.3.3.4 悬空引脚

在关键引脚上必须使用上拉和下拉电阻，以便在引脚悬空时将器件置于已知状态。当微处理器引脚输出悬空时，必须通过一个电阻将 TXD 引脚上拉至 VCC1 引脚，以强制输入电平为隐性电平。