ZHCSHA1C November   2019  – July 2020 ADS8686S

PRODUCTION DATA  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. 引脚配置和功能
  6. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议的工作条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求
    7. 6.7  开关特性
    8. 6.8  时序图通用
    9. 6.9  时序图:并行数据读取
    10. 6.10 时序图:串行数据读取
    11. 6.11 典型特性
  7. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  模拟输入
      2. 7.3.2  模拟输入阻抗
      3. 7.3.3  输入钳位保护电路
      4. 7.3.4  可编程增益放大器 (PGA)
      5. 7.3.5  二阶可编程低通滤波器 (LPF)
      6. 7.3.6  ADC 驱动器
      7. 7.3.7  多路复用器
      8. 7.3.8  数字滤波器和噪声
      9. 7.3.9  基准
        1. 7.3.9.1 内部基准
        2. 7.3.9.2 外部基准
        3. 7.3.9.3 为多个器件提供一个 VREF
      10. 7.3.10 ADC 传输特性
    4. 7.4 器件功能模式
      1. 7.4.1 器件接口:引脚描述
        1. 7.4.1.1  REFSEL(输入)
        2. 7.4.1.2  RESET(输入)
        3. 7.4.1.3  SEQEN(输入)
        4. 7.4.1.4  HW_RANGESEL[1:0](输入)
        5. 7.4.1.5  SER/BYTE/PAR(输入)
        6. 7.4.1.6  DB[3:0](输入/输出)
        7. 7.4.1.7  DB4/SER1W(输入/输出)
        8. 7.4.1.8  DB5/CRCEN(输入/输出)
        9. 7.4.1.9  DB[7:6](输入/输出)
        10. 7.4.1.10 DB8(输入/输出)
        11. 7.4.1.11 DB9/BYTESEL(输入/输出)
        12. 7.4.1.12 DB10/SDI(输入/输出)
        13. 7.4.1.13 DB11/SDOB(输入/输出)
        14. 7.4.1.14 DB12/SDOA(输入/输出)
        15. 7.4.1.15 DB13/OS0(输入/输出)
        16. 7.4.1.16 DB14/OS1(输入/输出)
        17. 7.4.1.17 DB15/OS2(输入/输出)
        18. 7.4.1.18 WR/BURST(输入)
        19. 7.4.1.19 SCLK/RD(输入)
        20. 7.4.1.20 CS(输入)
        21. 7.4.1.21 CHSEL[2:0](输入)
        22. 7.4.1.22 BUSY(输出)
        23. 7.4.1.23 CONVST(输入)
      2. 7.4.2 器件运行模式
        1. 7.4.2.1 关断模式
        2. 7.4.2.2 工作模式
          1. 7.4.2.2.1 硬件模式
          2. 7.4.2.2.2 软件模式
        3. 7.4.2.3 复位功能性
        4. 7.4.2.4 通道选择
          1. 7.4.2.4.1 硬件模式通道选择
          2. 7.4.2.4.2 软件模式通道选择
        5. 7.4.2.5 序列发生器
          1. 7.4.2.5.1 硬件模式序列发生器
          2. 7.4.2.5.2 软件模式序列发生器
        6. 7.4.2.6 突发序列发生器
          1. 7.4.2.6.1 硬件模式突发序列发生器
          2. 7.4.2.6.2 软件模式突发序列发生器
        7. 7.4.2.7 诊断
          1. 7.4.2.7.1 模拟诊断
          2. 7.4.2.7.2 接口诊断:自检和 CRC
    5. 7.5 编程
      1. 7.5.1 并行接口
        1. 7.5.1.1 读取转换结果
        2. 7.5.1.2 写入寄存器数据
        3. 7.5.1.3 读取寄存器数据
      2. 7.5.2 并行字节接口
        1. 7.5.2.1 读取转换结果
        2. 7.5.2.2 写入寄存器数据
        3. 7.5.2.3 读取寄存器数据
      3. 7.5.3 串行接口
        1. 7.5.3.1 读取转换结果
        2. 7.5.3.2 写入寄存器数据
        3. 7.5.3.3 读取寄存器数据
    6. 7.6 寄存器映射
      1. 7.6.1 页 1 寄存器
  8. 应用和实现
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 适用于电力自动化的 8x2 通道数据采集系统 (DAQ)
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用曲线
      2. 8.2.2 电气过载输入保护
  9. 电源相关建议
    1. 9.1 电源
  10. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  11. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 开发支持
    2. 11.2 文档支持
      1. 11.2.1 相关文档
    3. 11.3 接收文档更新通知
    4. 11.4 支持资源
    5. 11.5 商标
    6. 11.6 Electrostatic Discharge Caution
    7. 11.7 术语表
      1.      机械、封装和可订购信息

引脚配置和功能

GUID-EFD196FA-41AC-437A-B66D-62D8EA0134B0-low.gif图 5-1 PM 封装:PZA、80 引脚 LQFP(俯视图)
表 5-1 引脚功能
名称 编号 类型(1) 说明
AGND 5、16、29、72 P 模拟电源接地引脚
AIN_0AGND 27 AI 模拟输入通道 0A:负输入
AIN_0A 28 AI 模拟输入通道 0A:正输入
AIN_0BGND 74 AI 模拟输入通道 0B:负输入
AIN_0B 73 AI 模拟输入通道 0B:正输入
AIN_1AGND 25 AI 模拟输入通道 1A:负输入
AIN_1A 26 AI 模拟输入通道 1A:正输入
AIN_1BGND 76 AI 模拟输入通道 1B:负输入
AIN_1B 75 AI 模拟输入通道 1B:正输入
AIN_2AGND 23 AI 模拟输入通道 2A:负输入
AIN_2A 24 AI 模拟输入通道 2A:正输入
AIN_2BGND 78 AI 模拟输入通道 2B:负输入
AIN_2B 77 AI 模拟输入通道 2B:正输入
AIN_3AGND 21 AI 模拟输入通道 3A:负输入
AIN_3A 22 AI 模拟输入通道 3A:正输入
AIN_3BGND 80 AI 模拟输入通道 3B:负输入
AIN_3B 79 AI 模拟输入通道 3B:正输入
AIN_4AGND 20 AI 模拟输入通道 4A:负输入
AIN_4A 19 AI 模拟输入通道 4A:正输入
AIN_4BGND 1 AI 模拟输入通道 4B:负输入
AIN_4B 2 AI 模拟输入通道 4B:正输入
AIN_5AGND 18 AI 模拟输入通道 5A:负输入
AIN_5A 17 AI 模拟输入通道 5A:正输入
AIN_5BGND 3 AI 模拟输入通道 5B:负输入
AIN_5B 4 AI 模拟输入通道 5B:正输入
AIN_6AGND 13 AI 模拟输入通道 6A:负输入
AIN_6A 14 AI 模拟输入通道 6A:正输入
AIN_6BGND 8 AI 模拟输入通道 6B:负输入
AIN_6B 7 AI 模拟输入通道 6B:正输入
AIN_7AGND 11 AI 模拟输入通道 7A:负输入
AIN_7A 12 AI 模拟输入通道 7A:正输入
AIN_7BGND 10 AI 模拟输入通道 7B:负输入
AIN_7B 9 AI 模拟输入通道 7B:正输入
AVDD 6、15、30、71 P 模拟电源引脚。将这些引脚连接到最近的 AGND 引脚进行去耦。
请参阅电源相关建议 部分。
67 DO 指示正在进行的转换的逻辑输出;请参阅 BUSY(输出)部分。
CHSEL0 64 DI 用于选择通道或对硬件模式序列发生器进行编程的逻辑输入引脚;请参阅 CHSEL[2:0](输入)部分。
CHSEL1 65 DI 用于选择通道或对硬件模式序列发生器进行编程的逻辑输入引脚;请参阅 CHSEL[2:0](输入)部分。
CHSEL2 66 DI 用于选择通道或对硬件模式序列发生器进行编程的逻辑输入引脚;请参阅 CHSEL[2:0](输入)部分。
CONVST 68 DI 用于控制通道组 A 和通道组 B 的转换启动输入的逻辑输入;请参阅 CONVST(输入)部分。
CS 63 DI 有源低电平逻辑输入芯片选择;请参阅 CS(输入)部分。
DB0 41 DIO 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB0 (LSB)。
在串行模式下,该引脚必须连接到 DGND。
请参阅 DB[3:0](输入/输出)部分。
DB1 42 DIO 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB1。
在串行模式下,该引脚必须连接到 DGND。
请参阅 DB[3:0](输入/输出)部分。
DB2 43 DIO 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB2。
在串行模式下,该引脚必须连接到 DGND。
请参阅 DB[3:0](输入/输出)部分。
DB3 44 DIO 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB3。
在串行模式下,该引脚必须连接到 DGND。
请参阅 DB[3:0](输入/输出)部分。
DB4/ SER1W 45 DIO 该引脚是一个多功能逻辑输入/输出引脚。
在并行和并行字节接口模式下,该引脚是数据输入/输出 DB4。
在串行模式下,该引脚是逻辑输入引脚,用于配置使用 SDOA 和 SDOB 或仅使用 SDOA 的数据捕获。信号状态在完全复位释放时被锁存,并且需要额外的完全复位来重新配置。
请参阅 DB4/SER1W(输入/输出)部分。
DB5/CRCEN 46 DIO 该引脚是一个多功能逻辑输入/输出引脚。
在并行和并行字节接口模式下,该引脚是数据输入/输出 DB5。
在硬件串行模式下,该引脚是逻辑输入引脚,用于启用循环冗余校验 (CRC) 字。信号在完全复位释放时被锁存,并且需要额外的完全复位来重新配置。
在软件模式下,该引脚必须连接到 DGND。
请参阅 DB5/CRCEN(输入/输出)部分。
DB6 47 DIO 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB6。
请参阅 DB[7:6](输入/输出)部分。
DB7 48 DIO 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB7。
请参阅 DB[7:6](输入/输出)部分。
DB8 53 DIO 该引脚是一个多功能逻辑输入/输出引脚。
在并行接口模式下,该引脚是数据输入/输出 DB8。
在串行模式下,该引脚必须连接到 DGND。
请参阅 DB8(输入/输出)部分。
DB9/BYTESEL 54 DIO 该引脚是一个多功能逻辑输入/输出引脚。
在并行接口模式下,该引脚是数据输入/输出 DB9。
该引脚是启用并行字节接口的逻辑输入引脚。信号在完全复位释放时被锁存,并且需要额外的完全复位来重新配置。
请参阅 DB9/BYTESEL(输入/输出)部分。
DB10/SDI 55 DIO 该引脚是一个多功能逻辑输入/输出引脚。
在并行接口模式下,该引脚是数据输入/输出 DB10。
在软件串行模式下,该引脚是对器件进行编程的串行数据输入。
在并行字节接口模式下,将该引脚连接到 DGND。
请参阅 DB10/SDI(输入/输出)部分。
DB11/SDOB 56 DIO 该引脚是一个多功能逻辑输入/输出引脚。
在并行接口模式下,该引脚是数据输入/输出 DB11。
如果在完全复位时通过 DB4/ SER1W 引脚启用,则该引脚在串行接口模式下是串行数据输出端口 B。
在并行字节接口模式下,将该引脚连接到 DGND。
请参阅 DB11/SDOB(输入/输出)部分。
DB12/SDOA 57 DIO 该引脚是一个多功能逻辑输入/输出引脚。
在并行接口模式下,该引脚是数据输入/输出 DB12。
在串行接口模式下,该引脚是串行数据输出端口 A。
在并行字节接口模式下,将该引脚连接到 DGND。
请参阅 DB12/SDOA(输入/输出)部分。
DB13/OS0 58 DIO 该引脚是一个多功能逻辑输入/输出引脚。
在并行接口模式下,该引脚是数据输入/输出 DB13。
该引脚是用于过采样率 (OSR) 设置的逻辑输入引脚。信号在完全复位释放时被锁存,并且需要额外的完全复位来重新配置。
请参阅 DB13/OS0(输入/输出)部分。
DB14/OS1 59 DIO 该引脚是一个多功能逻辑输入/输出引脚。
在并行接口模式下,该引脚是数据输入/输出 DB14。
该引脚是用于 OSR 设置的逻辑输入引脚。信号在完全复位释放时被锁存,并且需要额外的完全复位来重新配置。
请参阅 DB14/OS1(输入/输出)部分。
DB15/OS2 60 DIO 该引脚是一个多功能逻辑输入/输出引脚。
在并行接口模式下,该引脚是数据输入/输出 DB15。
该引脚是用于 OSR 设置的逻辑输入引脚。信号在完全复位释放时被锁存,并且需要额外的完全复位来重新配置。
请参阅 DB15/OS2(输入/输出)部分。
DGND 50 P 数字接地
DVDD 49 P 数字电源引脚。使用最小 0.1µF 的电容器,在引脚 50 上连接到 DGND 进行去耦。
HW_RNGSEL1、HW_RNGSEL0 38、39 DI 硬件和软件模式选择输入。硬件和软件模式选择在完全复位时被锁存。在硬件模式下,这些引脚会选择输入范围并且不被锁存。在软件模式下,这些引脚被锁存并且被忽略,直到发生下一个复位事件。
HW_RNGSELx = 00:软件模式;ADS8686S 通过软件寄存器进行配置。
HW_RNGSELx = 01:硬件模式;模拟输入范围为 ±2.5V。
HW_RNGSELx = 10:硬件模式;模拟输入范围为 ±5V。
HW_RNGSELx = 11:硬件模式;模拟输入范围为 ±10V。
请参阅 HW_RANGESEL[1:0](输入)部分。
REFCAP 31 AO 基准放大器输出引脚。该引脚必须使用低等效串联电阻 (ESR) 10µF 陶瓷电容器连接到 REFGND 进行去耦。将此电容器尽可能靠近 REFCAP 引脚放置。
请勿从该引脚驱动任何外部负载。
REFGND 32 P 基准 GND。使用尽可能短的走线将该引脚连接到 AGND 平面。
REFIO 33 AIO 当 REFSEL 为高电平时,该引脚充当内部基准输出。
当 REFSEL 为低电平时,该引脚充当外部基准的输入引脚。
使用 0.1µF 电容器,在引脚 34 上连接到 REFIO_GND 对该引脚进行去耦。
REFIO_GND 34 P REFIO 接地。使用尽可能短的走线将该引脚连接到 AGND 平面。
REFSEL 35 DI 有源高电平逻辑输入,用于启用内部基准。
请参阅 REFSEL(输入)部分。
REGCAP 70 P 内部模拟稳压器的电压输出。使用 10µF 电容器将该输出引脚单独连接到 REGGND 进行去耦。将电容器放置在靠近 REGCAP 引脚的位置。
REGCAPD 52 P 内部数字稳压器的电压输出。使用 10µF 电容器将该输出引脚单独连接到 REGGNDD 进行去耦。将电容器放置在靠近 REGCAPD 引脚的位置。
REGGND 69 P 内部模拟稳压器 GND。使用尽可能短的走线将该引脚连接到 AGND 平面。
REGGNDD 51 P 内部数字稳压器 GND。使用尽可能短的走线将该引脚连接到 DGND 平面。
RESET 36 DI 有源低电平逻辑输入,用于复位器件数字逻辑。RESET 脉冲的持续时间决定器件是部分复位还是完全复位。
请参阅 RESET(输入)部分。
SCLK/ RD 62 DI 该引脚是一个多功能逻辑输入引脚。
在串行接口模式下,该引脚是串行时钟的逻辑输入引脚。
在并行和并行字节接口模式下,该引脚是逻辑输入引脚。当 CSRD 在并行和并行字节模式下均为逻辑低电平时,则启用输出总线。
请参阅 SCLK/RD(输入)部分。
SEQEN 37 DI 有源高电平逻辑输入,用于在硬件模式下启用通道序列发生器。该状态通过器件完全复位进行锁存。
在软件模式下,将该引脚连接到 DGND。
请参阅 SEQEN(输入)部分。
SER/BYTE/ PAR 40 DI 用于在串行、并行字节或并行接口模式之间进行选择的逻辑输入。
将该引脚连接到逻辑高电平并将 DB9/BYTESEL 连接到逻辑低电平以选择串行接口模式。
将该引脚连接到逻辑高电平并将 DB9/BYTESEL 连接到逻辑高电平以选择并行字节接口模式。
将该引脚连接到逻辑低电平以选择并行接口模式。
信号状态在完全复位时被锁存,并且需要额外的完全复位来重新配置。
请参阅 SER/BYTE/PAR(输入)部分。
WR/BURST 61 DI 该引脚是一个多功能逻辑输入引脚(请参阅 WR/BURST(输入)部分)。
在软件并行和并行字节接口模式下,WR 是用于写入寄存器配置的逻辑输入引脚。
BURST 是逻辑输入引脚,用于在硬件运行模式下启用突发模式操作。信号在完全复位释放时被锁存,并且需要额外的完全复位来重新配置;请参阅突发序列发生器 部分。
在软件串行模式下,将该引脚连接到 DGND。
AI = 模拟输入,AO = 模拟输出,AIO = 模拟输入/输出,DI = 数字输入,DO = 数字输出,DIO = 数字输入/输出,
P = 电源。