ZHCSHA1C November   2019  – July 2020 ADS8686S

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 引脚配置和功能
  6. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议的工作条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求
    7. 6.7  开关特性
    8. 6.8  时序图通用
    9. 6.9  时序图：并行数据读取
    10. 6.10 时序图：串行数据读取
    11. 6.11 典型特性
  7. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  模拟输入
      2. 7.3.2  模拟输入阻抗
      3. 7.3.3  输入钳位保护电路
      4. 7.3.4  可编程增益放大器 (PGA)
      5. 7.3.5  二阶可编程低通滤波器 (LPF)
      6. 7.3.6  ADC 驱动器
      7. 7.3.7  多路复用器
      8. 7.3.8  数字滤波器和噪声
      9. 7.3.9  基准
        1. 7.3.9.1 内部基准
        2. 7.3.9.2 外部基准
        3. 7.3.9.3 为多个器件提供一个 VREF
      10. 7.3.10 ADC 传输特性
    4. 7.4 器件功能模式
      1. 7.4.1 器件接口：引脚描述
        1. 7.4.1.1  REFSEL（输入）
        2. 7.4.1.2  RESET（输入）
        3. 7.4.1.3  SEQEN（输入）
        4. 7.4.1.4  HW_RANGESEL[1:0]（输入）
        5. 7.4.1.5  SER/BYTE/PAR（输入）
        6. 7.4.1.6  DB[3:0]（输入/输出）
        7. 7.4.1.7  DB4/SER1W（输入/输出）
        8. 7.4.1.8  DB5/CRCEN（输入/输出）
        9. 7.4.1.9  DB[7:6]（输入/输出）
        10. 7.4.1.10 DB8（输入/输出）
        11. 7.4.1.11 DB9/BYTESEL（输入/输出）
        12. 7.4.1.12 DB10/SDI（输入/输出）
        13. 7.4.1.13 DB11/SDOB（输入/输出）
        14. 7.4.1.14 DB12/SDOA（输入/输出）
        15. 7.4.1.15 DB13/OS0（输入/输出）
        16. 7.4.1.16 DB14/OS1（输入/输出）
        17. 7.4.1.17 DB15/OS2（输入/输出）
        18. 7.4.1.18 WR/BURST（输入）
        19. 7.4.1.19 SCLK/RD（输入）
        20. 7.4.1.20 CS（输入）
        21. 7.4.1.21 CHSEL[2:0]（输入）
        22. 7.4.1.22 BUSY（输出）
        23. 7.4.1.23 CONVST（输入）
      2. 7.4.2 器件运行模式
        1. 7.4.2.1 关断模式
        2. 7.4.2.2 工作模式
          1. 7.4.2.2.1 硬件模式
          2. 7.4.2.2.2 软件模式
        3. 7.4.2.3 复位功能性
        4. 7.4.2.4 通道选择
          1. 7.4.2.4.1 硬件模式通道选择
          2. 7.4.2.4.2 软件模式通道选择
        5. 7.4.2.5 序列发生器
          1. 7.4.2.5.1 硬件模式序列发生器
          2. 7.4.2.5.2 软件模式序列发生器
        6. 7.4.2.6 突发序列发生器
          1. 7.4.2.6.1 硬件模式突发序列发生器
          2. 7.4.2.6.2 软件模式突发序列发生器
        7. 7.4.2.7 诊断
          1. 7.4.2.7.1 模拟诊断
          2. 7.4.2.7.2 接口诊断：自检和 CRC
    5. 7.5 编程
      1. 7.5.1 并行接口
        1. 7.5.1.1 读取转换结果
        2. 7.5.1.2 写入寄存器数据
        3. 7.5.1.3 读取寄存器数据
      2. 7.5.2 并行字节接口
        1. 7.5.2.1 读取转换结果
        2. 7.5.2.2 写入寄存器数据
        3. 7.5.2.3 读取寄存器数据
      3. 7.5.3 串行接口
        1. 7.5.3.1 读取转换结果
        2. 7.5.3.2 写入寄存器数据
        3. 7.5.3.3 读取寄存器数据
    6. 7.6 寄存器映射
      1. 7.6.1 页 1 寄存器
  8. 8 应用和实现
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 适用于电力自动化的 8x2 通道数据采集系统 (DAQ)
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用曲线
      2. 8.2.2 电气过载输入保护
  9. 9 电源相关建议
    1. 9.1 电源
  10. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  11. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 开发支持
    2. 11.2 文档支持
      1. 11.2.1 相关文档
    3. 11.3 接收文档更新通知
    4. 11.4 支持资源
    5. 11.5 商标
    6. 11.6 Electrostatic Discharge Caution
    7. 11.7 术语表
      1.      机械、封装和可订购信息
7.4.2.4.1 硬件模式通道选择

在硬件模式下，持续转换期间 CHSELx 信号的逻辑电平决定了下一次转换的通道对。表 7-7 列出了 CHSELx 信号解码信息。完全或部分复位后，复位信号上升沿的 CHSELx 信号状态决定了在第一个 CONVST 信号可用时要采样和转换的初始通道对。在 CONVST 从低电平变为高电平之前，将 CHSELx 信号设置为所需的通道并保持该状态，直到 BUSY 从高电平变为低电平，表示转换完成。该器件在转换期间对 CHSELx 状态进行采样，以选择下一次转换的通道对。然后，多路复用器在所选通道的 ADC 驱动器与 SAR ADC 之间建立相关连接。图 7-12 显示了如何选择此模式的时序图。

表 7-7 CHSELx 引脚解码
通道选择输入引脚要转换的模拟输入通道
CHSEL2CHSEL1CHSEL0
000AIN_0A、AIN_0B
001AIN_1A、AIN_1B
010AIN_2A、AIN_2B
011AIN_3A、AIN_3B
100AIN_4A、AIN_4B
101AIN_5A、AIN_5B
110AIN_6A、AIN_6B
111AIN_7A、AIN_7B
GUID-37887567-C58B-4960-AEA7-EDCE7C685B1A-low.gif图 7-12 硬件模式通道转换设置