ZHCSDB9D August 2013 – June 2026 ADS1120
PRODUCTION DATA
表 8-4 展示了每种数据速率设置的实际转换时间。这些值以 t(CLK) 周期形式提供,使用时钟频率 fCLK = 4.096MHz 的外部时钟。如果使用的外部时钟频率不是 4.096MHz,则数据速率将按比例调整。
连续转换模式数据速率从一个 DRDY 下降沿计时到下一个 DRDY 下降沿。第一次转换在 START/SYNC 命令的最后一个 SCLK 下降沿之后,经过 210 × tCLK(正常模式、占空比模式)或 114 × tCLK(turbo 模式)时开始。
单次转换模式数据速率从 START/SYNC 命令的最后一个 SCLK 下降沿计时到 DRDY 下降沿并舍入到下一个 tCLK。如果使用内部振荡器,则在单次转换模式下,必须额外增加最长 50µs(正常模式、占空比模式)或 25µs(turbo 模式)的振荡器唤醒时间。内部振荡器在 START/SYNC 命令的第一个 SCLK 上升沿开始加电。如果使用的 SCLK 频率高于 160kHz(正常模式、占空比模式)或 320kHz(turbo 模式),则在 START/SYNC 命令结束时,振荡器可能并未完全加电。此时,ADC 会等待内部振荡器完全加电后才开始转换。
占空比模式下的单次转换时间与正常模式相同。有关占空比模式运行的更多详细信息,请参阅占空比模式部分。
| 标称数据速率 (SPS) |
–3dB 带宽 (Hz) |
实际转换时间 (t(CLK)) | |
|---|---|---|---|
| 连续转换模式 | 单次转换模式 | ||
| 正常模式 | |||
| 20 | 13.1 | 204768 | 204850 |
| 45 | 20.0 | 91120 | 91218 |
| 90 | 39.6 | 46128 | 46226 |
| 175 | 77.8 | 23664 | 23762 |
| 330 | 150.1 | 12464 | 12562 |
| 600 | 279.0 | 6896 | 6994 |
| 1000 | 483.8 | 4144 | 4242 |
| 占空比模式 | |||
| 5 | 13.1 | 823120 | 不适用 |
| 11.25 | 20.0 | 364560 | 不适用 |
| 22.5 | 39.6 | 184592 | 不适用 |
| 44 | 77.8 | 94736 | 不适用 |
| 82.5 | 150.1 | 49936 | 不适用 |
| 150 | 279.0 | 27664 | 不适用 |
| 250 | 483.8 | 16656 | 不适用 |
| Turbo 模式 | |||
| 40 | 17.1 | 102384 | 102434 |
| 90 | 39.9 | 45560 | 45618 |
| 180 | 79.2 | 23064 | 23122 |
| 350 | 155.6 | 11832 | 11890 |
| 660 | 300.3 | 6232 | 6290 |
| 1200 | 558.1 | 3448 | 3506 |
| 2000 | 967.6 | 2072 | 2130 |
尽管 20SPS 设置下的转换时间并非恰好为 1/20Hz = 50ms,但该差异不会影响对 50Hz 或 60Hz 的抑制。为了实现 电气特性 中规定的 50Hz 和 60Hz 抑制,外部时钟频率必须为 4.096MHz。使用内部振荡器时,转换时间和滤波器陷波随电气特性表中规定的振荡器精度量而变化。