3 PLECS仿真验证

通过PLECS仿真验证自适应死区时间控制技术的有效性。仿真拓扑为全桥LLC，额定输入400V，额定输出48V，额定功率3kW。其拓扑架构和关键电路参数如 图 3-1 所示：

可参考 图 3-2 方案在官方PLECS模型的基础上对LMG3526的ZVD功能进行补充建模。自适应死区时间控制策略的PLECS实现可参考 图 3-3。

图 3-4 展示了稳态下的原边波形，Qs1的死区时间已收敛至TT+T3rd_ZVD。放大的波形显示了非ZVD检测管Qs2的开启状态，通过对Qs2的死区时间做补偿，可以消除T3rd_ZVD的影响，此处Qs2的死区时间约等于TT，GaN进入第三象限的时间非常短。

图 3-5 和 图 3-6 分别展示了副边在稳态BCM和DCM工况下的波形。与原边情况类似，Qp1的死区时间收敛至TT+T3rd_ZVD。放大的波形显示了非ZVD检测管Qp2的开启状态，补偿后的死区时间约等于TT，第三象限损耗非常小。

表 3-1 总结了不同工况下的原副边的第三象限导通损耗。当使用基于ZVD的自适应死区时间控制时，原边和副边GaN的第三象限导通损耗都会显著降低。唯一例外的是，在欠谐振重载时，副边DCM峰值电流较大，Rdson压降会短暂超过反向导通电压，导致第三象限导通损耗显著增加。即使是在这种异常情况，自适应死区时间控制也能最大程度地降低第三象限导通损耗。