ZHCAFK4 July 2025 AM62P
1.1 DSS Components
图 1-1 在 DSS 中显示了数据的流程图。表 1-1 简要概述了 DSS 中的每个组件。
图 1-1 DISPC 架构概述表 1-1 DSS 组件概述
| 组件名称 | 说明 | 支持的功能 |
|---|---|---|
| DMA 引擎 | 允许直接访问位于器件系统存储器内的帧缓冲器。 | 多个 DMA 内部缓冲器：2 个 DMA 缓冲器，每个缓冲器仅支持 40KB 的大小 仅限 1D 传输 自刷新模式：将数据一次性提取到 DMA 缓冲器中，然后以下帧会重复使用 DMA 通道在屏幕上显示。 |
| 视频流水线 (VID)/视频精简版流水线 (VIDL) |
DSS 有 2 种流水线：视频流水线和视频精简版流水线。这些流水线是 DSS 的帧处理实体。它们直接对 DMA 引擎提取的帧执行操作。 |
支持所有像素格式 支持所有位图、YUV 和 RGB 像素格式。 颜色空间转换 将像素从 YUV 颜色空间转换为 RGB 颜色空间。 视频颜色查询表
分频器多相滤波器*
Luma 键 使亮度在一定范围内的像素变得透明。 视频精简版流水线没有分频器滤波器，但具有专用的 Chrominance 上采样器。 |
| 叠加 (OVL) 管理器 |
将选定的输入层组合在一起，以生成最终显示输出帧。 |
注意：OVL 管理器仅接受 RGB 格式的输入和输出。 可编程背景色 DSS 能够在背景图中写入纯色。 成分 在背景颜色顶部合成多层（VID 和/或 VIDL） 透明颜色键 源颜色透明度：符合源透明度颜色检查的顶层像素将变透明。 目标颜色透明度：仅当底层像素不符合目标透明度颜色检查时，顶层像素才会变为透明。 α 混合 支持全局 α 和每像素 α 模式。 Z 排序 确定所选图层的混合顺序。 色条测试 能够生成色条图形以进行测试。 |
| 视频端口 (VP) |
从叠加管理器接收最终帧作为输入并生成视频信号 |
输出格式
颜色空间转换/颜色相位旋转
时间抖动 当在颜色深度低于 24 位的 LCD 面板上显示数据时，最大限度减少色带。 多周期输出格式（使用 TDM） 像素在 1 至 3 个周期内在较少数量的视频输出线路上传输。 |
| 安全 | 对于安全关键系统应用，DSS 在硬件中支持各种安全功能。 | 数据正确性检查 验证预期数据是否正确显示在显示屏上。 定帧检测 当显示帧在多个帧周期内没有变化时，发送可能出现帧冻结的通知。 |
表 1-1 简要列出了各种特性的概览。有关更多详细信息，请参阅 TRM 中的 DSS 章节。