2 低频率和低采样率下的 AAF 性能取舍

在系统应用中创建更大的动态范围 (DR) 很简单，消除噪底中麻烦的伪波即可。通常情况下，HD2 和 HD3（分别为二次谐波失真和三次谐波失真）定义了转换器的 DR 限制。消除伪波听起来容易，但这一概念可能会导致其他限制因素，使其难以运用在实际模拟应用中。

众所周知，在现当代 MSPS 转换器技术中，实现 –75dB 左右的无伪波动态范围 (SFDR) 相对轻松。具体请参阅 图 2-1。在提供无干扰电源、时钟信号和输入信号的假设情况中，下例显示了 ADC3664 在第二奈奎斯特区中以 125MSPS 的速度采样，期间模拟输入约 70MHz。有关在第二奈奎斯特区采样或下采样 ADC 技术的更多信息，请参阅高精度实验室系列：模数转换器 (ADC) 和 Ansys Nuhertz FilterSolutions。

但是，应用中可能需要更大的 DR，例如 –85dB 或更大的 SFDR。模拟领域中通常会提供两种选项，我们需要做出取舍，选择其中一种。在相关中心频率附近创建一个窄带抗混叠滤波器 (AAF)。或者采用采样率更高的 ADC，这种情况下仍然需要使用 AAF，但会相对放宽对 AAF 的限制。下文将更深入地探讨这些概念。

假设要使用 125MSPS ADC 在第二奈奎斯特区对 94MHz 中频音进行滤波。这意味着需要设计一个具有足够滚降特性的滤波器，在低于 62.5MHz (+/-31.25MHz) 的通带或奈奎斯特区中降低 –85dB+ SFDR 动态范围要求。具体请参阅 图 2-2。这样会显著提高 AAF 设计的阶数，元件数量和元件容差的变化也会因此增加，最终创建的滤波器将难以实现和重复。

为证明这一点，不妨使用一个简单的滤波器建模工具，具体可参阅抗混叠滤波器设计技术如何改进有源射频转换器前端。我们至少需要设计和创建一个九阶滤波器，这样才能尽可能满足 –85dB SFDR 要求。有关滤波器设计的模拟频率响应图，请参阅 图 2-3。这是一种九阶巴特沃斯拓扑，中心频率为 94MHz，通带为 10MHz (或 ±5MHz)。

如前文所述，使用高阶滤波器时，元件数量也会相应增加。在这种情况下，根据 图 2-4，可能需要配置 28 个元件。请注意，这个元件数量仅针对滤波器，不包括还可能需要添加的任何电阻元件，具体取决于 ADC 的共模电压需求、任何背向端接或其他数据表建议。此尺寸的滤波器还会在印刷电路板 (PCB) 上占用大量空间，此特定示例的总占用空间至少为 1085mil x 200mil。具体请参阅 图 2-5。

另一点也值得一提：低频滤波器的尺寸通常会达到物理极限。因此、nH 和 uH 级中的元件尺寸通常会更大，这样才能应对较低的频率，所以封装尺寸通常不小于 0805。这也是需要为此类高阶低频 AAF 设计分配大量面积的另一个原因。

最后，图 2-5 中所示的 AAF 设计是差动设计，这是一种常用于放大器和 ADC 接口之间的实现方式。如果使用单端 AAF 方法和平衡-非平衡变压器来连接 ADC 的模拟输入，就可以将所需的 AAF 元件数量减少一半，具体情况如上所示。但是，平衡-非平衡变压器和用于完成此类连接的额外 ADC 元件的尺寸可能会有所不同。如需深入了解 AAF 设计，请参阅抗混叠滤波器设计技术如何改进有源射频转换器前端