ZHCAEJ6 September   2024 TAS2120 , TAS2320

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2应用原理图
    1. 2.1 建议的元件额定值
    2. 2.2 参考原理图
  6. 3设计指南
    1. 3.1  VDD 引脚
    2. 3.2  PVDD 引脚
    3. 3.3  GREG 引脚
    4. 3.4  SW 引脚
    5. 3.5  VBAT 引脚
    6. 3.6  OUT_P 和 OUT_N 引脚
      1. 3.6.1 输出端的可选 EMI 滤波器
    7. 3.7  IOVDD 引脚
    8. 3.8  DREG 引脚
    9. 3.9  数字 I/O 引脚
    10. 3.10 接地引脚
    11. 3.11 HW 选择引脚
  7. 4EMI 特定指南
  8. 5总结
  9. 6参考资料

3.9 数字 I/O 引脚

该器件包含以下数字 I/O 引脚，所有引脚均以 IOVDD 电源电压为基准：

  • 用于硬件模式选择的 SEL1
  • 用于与器件的 I2C 通信和硬件模式选择的 SEL2_SCL、SEL3_SDA。
  • 用于设置 I2C 器件地址和硬件模式选择的 SEL4_AD。
  • 用于升压 PWM 控制和硬件模式选择的 SEL5_CLASSH。
  • SBCLK、FSYNC、SDIN、SDOUT，用于 TDM/I2S 音频串行接口。
  • IRQz，用于器件中断。
  • SDz，用于器件的硬件关断。

这些数字引脚在布线时需要远离高压开关节点（SW、OUT_P、OUT_N），以避免任何耦合，否则可能会破坏数字信号的完整性。

远离高压开关线路的数字线路的布线图 3-17 远离高压开关线路的数字线路的布线