1 简介和测试方法

在高频或长布线长度条件下为系统提供时钟信号时，电缆和 PCB 布线通常被视为传输线路而不是简单的电线。一般来说，当通过布线或电缆的传播延迟大于信号上升时间的 0.25 倍时，估计就需要考虑传输线路影响。例如，由 FR-4 材料制成的典型 PCB 的信号传播延迟约为 150ps/in。假设信号上升时间为 1ns，则任何超过 1.5 英寸的布线都可能具有类似于传输线路的行为，如不解决，可能会出现信号完整性问题。

以下仿真结果显示了使用不同布线方案通过单个 LVCMOS 振荡器驱动多个负载的影响。为了执行仿真，我们在 Altium Designer 中设计了 4 层的层叠，并确定了产生标称 50Ω 特征布线阻抗所需的布线宽度。选择这种特殊的层叠是为了确保具有标称 50Ω 阻抗的布线能够与 0201 无源器件的焊盘尺寸紧密匹配，从而使信号通过板载电阻器和电容器时产生的反射最小。

借助这种层叠，我们设计了一系列的 PCB 布局来模拟几种将驱动器连接到多个负载的不同方法。然后，转换了布局文件用于 IBIS SI 仿真，并使用 25MHz TI BAW 振荡器作为驱动器。

图 1-1 负载板仿真中使用的层叠

在连接到多个负载时，可以放置线路电阻器以实现 50Ω 阻抗匹配。每种布线方案使用 10pF 的组合电容驱动一个、两个或四个负载。为了确保布线拓扑是唯一改变的变量，所有测试配置中的总负载电容都保持恒定。图 1-2 演示了增加 LVCMOS 振荡器输出上的总容性负载如何增加上升和下降时间并降低性能。通过使用恒定的 10pF 负载来考虑驱动四个负载的最坏情况（每个负载的标称负载电容为 2.5pF），从实验中消除了这一影响因数。节 3提供了所测试的各种布线和负载拓扑的更深入说明。

图 1-2 输出频率为 25MHz、电源电压为 3.3V 时，LMK6C 上升或下降时间 (ps) 与温度和负载电容间的关系