摘要

为了降低成本并简化 BOM，有些系统的设计人员想要在时钟信号完整性不关键的应用中使用单个时钟源来驱动多个负载。低频单端 LVCMOS 时钟信号是这种成本削减的良好目标，因为抖动要求通常比较宽松，而且相对于需要计时的接收器，振荡器的成本可能较高。但是，这种技术会引起许多关于具体路由实施及对信号完整性影响的问题。负载共位对信号完整性有何影响？多个负载之间可接受的最长布线长度是多少？在保持上升或下降时间可接受的同时，单个时钟源可驱动多少个接收器？这对振铃和信号反射有何影响？本应用手册讨论了将布线拆分为多个负载的传输线路影响，并根据使用 LMK6C 和 CDC6C 低抖动、高性能、体声波 (BAW) 固定频率 LVCMOS 振荡器的 IBIS 仿真结果提供了一些推荐的拓扑。