图 3-6、图 3-7 和图 3-8 分析了双感应元件器件在 x 或 y 偏移的理想位置上的偏离情况。图 3-6 显示了用于这些测试的堆叠芯片放置。但是，由于两个芯片都以磁体的中心点为中心，因此器件封装可以旋转 90°，并且 x 或 y 偏移产生的影响应该相同。图 3-7 和图 3-8 显示了根据电路板布局布线，对于并排芯片可以观察到的两种不同情况。

如之前涉及径向磁体的分析所示，绝对角度误差、角度差标准偏差和角度差最大偏差都是用于确定不同双芯片配置的精度和冗余度的重要参数。图 3-9 至图 3-11 显示不同 x 偏移下计算得出的角度与理想角度的偏差。图 3-12 至图 3-15 显示了根据不同芯片计算出的角度之间差异的标准偏差。图 3-16 至图 3-18 显示了在芯片配置中观察到的芯片之间角度计算的最大差异。每组图都是堆叠芯片图在前，并排芯片图在后。

在这里，我们可以看到，根据并排芯片的方向，它比堆叠芯片设计更差或相当。当并排芯片沿 x 轴对齐时，观察到的误差仅在偏移为 0mm 时是相同的，否则随着一个感应元件误差的减小，另一个感应元件随着该感应元件进一步靠近理想感应位置而增加，从而产生比堆叠芯片高出整整一度的最大误差。

在本例中，并排芯片的误差变化取决于传感器元件沿 x 轴对齐的方向，表现出最大变化均大于半度。当并排感应元件沿 y 轴对齐时，其变化略优于堆叠芯片。

当感应元件沿 x 轴对齐时，并排芯片不仅具有更大的变化，它在各次角度计算之间的差异也显著增大，最大差异高于 1.9°。与其他并排配置相比，堆叠芯片的最大差值确实略高；然而，最大差值在扫描范围内相对一致。

如果器件沿 y 轴偏移，则当器件距离旋转磁体的支点最远时，堆叠配置在最坏情况下的误差最低，约为 0.6°。

在这种情况下，堆叠芯片的计算结果差异比并排芯片变化稍大一些。不过，整个传感器 y 偏移的预期变化相对一致。

在这里，我们可以看到，一个方向的并排在小偏移范围内只有很小的最大角差；而在该范围之外，它会很快超过堆叠芯片配置中观察到的最大角差。此外，如果使用水平方向，最大差值可能比堆叠芯片大 10 倍。