ZHCAA82B April 2017 – April 2021 CSD95490Q5MC , TPS40140 , TPS40322 , TPS40422 , TPS40425 , TPS40428 , TPS51631 , TPS53622 , TPS53631 , TPS53632 , TPS53641 , TPS53647 , TPS53659 , TPS53661 , TPS53667 , TPS53679 , TPS53681
表 5-6 将当前的六相设计与使用具有相同功率级和电感器的一相、二相或四相的替代方案进行了比较。在查看结果时发现，相位较少对这种设计而言是不可行的。通过选择额定电流更高的元件，可以在一定程度上降低功率损耗，但考虑到元件成本、功率损耗强度以及对风扇和散热器的改造，与六相解决方案相比，这些变化带来的任何好处都可能是等效的。
随着相位计数的增加，达到过冲要求的输出电容下降了数千微法拉。输入陶瓷电容器计数也更易于使用较高的相位计数进行管理。
Equation11作为一项学术练习，在从 设置 DCLL=0 后，通过重新计算 COvershoot 的值来显示直流负载线的优势。在 150A 瞬态期间，如果没有负载线，VOUT 在任何方向上的摆动都不能超过45mV，5%。ASIC 在其内核电压轨上处理 0.5mΩ 负载线的能力允许 VOUT 在相同瞬态下额外摆动 75 毫伏，总计 120 毫伏，从而大幅降低输出电容。
| 阶段 | 1 | 2 | 4 | 6 | |
|---|---|---|---|---|---|
| IIN (Arms) | 63.2 | 42.8 | 27.5 | 19.9 | RMS 输入电流 |
| IMAX，PH (A) | 240.0 | 120.0 | 60.0 | 40.0 | 每相位最大电流 |
| ITDC，PH (A) | 200 | 100 | 50 | 40 | 每相热设计电流 |
| PFET，TDC (W) | - | - | 6.81 | 3.36 | TDC 下的 FET 损耗 |
| PIND，TDC (W) | - | 7.04 | 2.07 | 1.15 | TDC 下的电感器损耗 |
| CIN，MLCC (µF) | 134.1 | 57.0 | 33.5 | 22.3 | 每相陶瓷输入电容 |
| COvershoot (µF) | 15 625 | 7812 | 3906 | 2604 | 达到过冲的输出电容 |
| COvershoot (µF) | 41 666 | 20 833 | 10 416 | 6944 | 达到过冲的输出电容，无负载线路 |
表 5-7 简单总结了为本案例研究选择的主要设计决策和元件。当在实验室中对 PCB 进行布局和测试时，这些元件用于此多相系列的第 2 部分。
| VIN | 12V |
| VOUT | 0.9V |
| IMAX | 240A |
| TDC | 200A |
| 相位数 | 6 |
| 电感器 | 150nH，0.53mΩ，55A ITEMP |
| FET | CSD95490 |
| TDC 功率损耗 | FET - 20.1W |
| 电感器 - 6.87W | |
| TDC 效率估值 | 86.9% |
| CIN | 2 × 330µF，10mΩ，16V，聚铝 |
| 12 × 22µF，1210，X5R，16V | |
| COUT | 3 × 470µF，6mΩ，6.3V |
| 20 × 47µF，0805，X5R，2.5V | |
| 25 × 22µF，0805，X5R，6.3V | |
| 控制器 | TPS53679 |