6 이론적 예: 데시메이션을 사용한 주파수 계획

인터리브 ADC가 Fs에서 공통 RF 입력 신호를 샘플링한다고 가정해 보겠습니다. 인터리빙 프로세스에 의해 의도한 신호에 간섭을 일으킬 수 있는 Fs/2-Fin의 스퍼가 발생합니다. 그림 4에서 보듯이 인수 2의 데시메이션 필터를 적용하면 이 스퍼를 데시메이션 필터의 제거 한도 내에서 감쇠할 수 있습니다. 또한 데시메이션 프로세스는 ADC의 출력 데이터 속도를 낮춰 비용 효율적인 FPGA 인터페이싱을 가능하게 하고 다운스트림 처리를 간소화합니다. 또한 광대역 잡음 감소로 SNR의 N(즉, 잡음)이 반으로 줄어들기 때문에 S(즉, 신호)는 동일하게 유지되면서 3dB의 프로세스 게인이 발생합니다.