ZHCSXH4 July   2024 UCC27311A

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 输入级
      2. 6.3.2 启用
      3. 6.3.3 欠压锁定 (UVLO)
      4. 6.3.4 电平转换器
      5. 6.3.5 自举二极管
      6. 6.3.6 输出级
      7. 6.3.7 负电压瞬变
    4. 6.4 器件功能模式
  8. 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 输入阈值类型
        2. 7.2.2.2 VDD 偏置电源电压
        3. 7.2.2.3 峰值拉电流和灌电流
        4. 7.2.2.4 传播延迟
        5. 7.2.2.5 功率耗散
      3. 7.2.3 应用曲线
  9. 电源相关建议
  10. 布局
    1. 9.1 布局指南
    2. 9.2 布局示例
    3. 9.3 散热注意事项
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 封装选项附录
    2. 12.2 卷带包装信息
    3. 12.3 机械数据

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • DRC|10
散热焊盘机械数据 (封装 | 引脚)
订购信息

概述

UCC27311A 是一款高压栅极驱动器,专为驱动采用同步降压或半桥配置的高侧和低侧 N 沟道 MOSFET 而设计。两个输出由两个 TTL 兼容输入信号独立控制。只要信号符合该器件的导通和关断阈值规格,该器件还可在其输入端使用 CMOS 型控制信号。该悬空高侧驱动器能够在高达 115V 的 HB 电压(以 VSS 为基准)下运行。UCC27311A 器件内部集成了 120V 自举二极管,用于为高侧栅极驱动自举电容充电。稳健可靠的电平转换器同时拥有高运行速度和低功耗特性,并且可提供从控制逻辑到高侧栅极驱动器的干净电平转换。该器件在低侧和高侧电源轨上提供了欠压锁定 (UVLO) 功能。提供了 EN 引脚(在采用 DRC 封装的器件中)来启用或禁用驱动器。

UCC27311A 器件中,高侧和低侧均具有独立的输入,从而在应用中提供强大的输入控制信号灵活性。高侧驱动器偏置电源的自举二极管位于 UCC27311A 内部。高侧驱动器以开关节点 (HS) 为基准,该节点通常是高侧 MOSFET 的源极引脚和低侧 MOSFET 的漏极引脚。低侧驱动器以 VSS 为基准(通常接地)。UCC27311A 功能分为输入级、UVLO 保护、电平位移、自举二极管和输出驱动器级。

表 6-1 UCC27311A 亮点
特性优势
3.7A 拉电流和 4.5A 灌电流高峰值电流,非常适合以极小功耗驱动大功率 MOSFET(米勒平坦区域上的快速驱动能力)
输入引脚(HI 和 LI)可以直接处理 –10VDC 至 20VDC 范围具备增强的稳健性且能够处理下冲和过冲,从而可以直接连接到栅极驱动变压器,而无需使用整流二极管。
120V 内部自举二极管可提供电压裕度,以满足浪涌要求
开关节点(HS 引脚)能够在 100ns 内处理 -(28-VDD)V 绝对最大值让高侧通道获得额外保护,以避免受到寄生电感和杂散电容引起的固有负电压的影响
可处理电压尖峰的强大 ESD 电路出色的大 dV/dT 条件抗扰度
20ns 传播延迟,以及 7.2ns 上升时间和 5.5ns 下降时间出色的开关特性和极低脉冲传输失真
启用/禁用功能针对不同的系统状态(如上电时序控制)提供额外的驱动器控制,并在禁用时提供低静态电流消耗
通道间的延迟匹配时间为 4ns(典型值)避免电桥中的变压器伏秒偏移
具有更高迟滞的 TTL 优化阈值模拟或数字 PWM 控制器的补充;更高迟滞可提供更强的抗噪性能