ZHCSF55F June   2016  – November 2024 UCC21520

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 说明（续）
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  功率等级
    6. 6.6  绝缘规格
    7. 6.7  安全限值
    8. 6.8  电气特性
    9. 6.9  时序要求
    10. 6.10 开关特性
    11. 6.11 绝缘特性曲线
    12. 6.12 典型特性
  8. 7 参数测量信息
    1. 7.1 传播延迟和脉宽失真度
    2. 7.2 上升至下降时间
    3. 7.3 输入和禁用响应时间
    4. 7.4 可编程死区时间
    5. 7.5 上电 UVLO 到输出延迟
    6. 7.6 CMTI 测试
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 VDD、VCCI 和欠压锁定 (UVLO)
      2. 8.3.2 输入和输出逻辑表
      3. 8.3.3 输入级
      4. 8.3.4 输出级
      5. 8.3.5 UCC21520 和 UCC21520A 中的二极管结构
    4. 8.4 器件功能模式
      1. 8.4.1 禁用引脚
      2. 8.4.2 可编程死区时间 (DT) 引脚
        1. 8.4.2.1 将 DT 引脚连接到 VCC
        2. 8.4.2.2 DT 引脚连接至 DT 和 GND 引脚之间的编程电阻器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 设计 INA/INB 输入滤波器
        2. 9.2.2.2 选择外部自举二极管及其串联电阻
        3. 9.2.2.3 栅极驱动器输出电阻器
        4. 9.2.2.4 栅极至源极电阻器选择
        5. 9.2.2.5 估算栅极驱动器功率损耗
        6. 9.2.2.6 估算结温
        7. 9.2.2.7 选择 VCCI、VDDA/B 电容器
          1. 9.2.2.7.1 选择 VCCI 电容器
          2. 9.2.2.7.2 选择 VDDA（自举）电容器
          3. 9.2.2.7.3 选择 VDDB 电容器
        8. 9.2.2.8 死区时间设置指南
        9. 9.2.2.9 具有输出级负偏置的应用电路
      3. 9.2.3 应用曲线
  11. 10电源相关建议
  12. 11布局
    1. 11.1 布局指南
    2. 11.2 布局示例
  13. 12器件和文档支持
    1. 12.1 第三方产品免责声明
    2. 12.2 文档支持
      1. 12.2.1 相关文档
    3. 12.3 认证
    4. 12.4 接收文档更新通知
    5. 12.5 支持资源
    6. 12.6 商标
    7. 12.7 静电放电警告
    8. 12.8 术语表
  14. 13修订历史记录
  15. 14机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • DW|16
散热焊盘机械数据 (封装 | 引脚)
订购信息

9.2.2.8 死区时间设置指南

对于采用半桥的电源转换器拓扑，顶部和底部晶体管之间的死区时间设置有助于防止在动态开关期间发生击穿。

电气表中的 UCC21520 死区时间规格定义为从一个通道下降沿的 90% 到另一个通道上升沿的 10% 的时间间隔（请参阅图 7-4）。此定义可确保死区时间设置与负载条件无关，并通过制造测试保证线性度。但是，该死区时间设置可能不会反映功率转换器系统中的死区时间，因为死区时间设置取决于外部栅极驱动接通/关断电阻器、直流链路开关电压/电流以及负载晶体管的输入电容。

以下是有关如何为 UCC21520 选择合适死区时间的建议：

方程式 22. UCC21520 UCC21520A

其中

  • DTsetting：UCC21520 死区时间设置（单位为 ns），DTSetting = 10 × RDT（单位为 kΩ）。
  • DTReq：具有足够裕度或 ZVS 要求的顶部和底部开关的实际 VGS 信号之间的系统所需死区时间。
  • TF_Sys：在负载、电压/电流条件最坏的情况下，系统内栅极关断下降时间。
  • TR_Sys：在负载、电压/电流条件最坏的情况下，系统内栅极导通上升时间。
  • TD(on)：导通延迟时间，从晶体管栅极信号的 10% 到功率晶体管栅极阈值。

在本示例中，DTSetting 设为 250ns。

应注意，UCC21520 死区时间设置由 DT 引脚配置决定（请参阅 节 8.4.2），它无法根据系统条件自动微调死区时间。建议在 DT 引脚附近将一个 ≤1nF 的陶瓷电容器与 RDT 并联，以实现更好的抗噪性能。