ZHCSHK3K January   2007  – August 2025 TXS0102

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  开关特性，VCCA = 1.8V ± 0.15V
    7. 5.7  开关特性，VCCA = 2.5V ± 0.2V
    8. 5.8  开关特性，VCCA = 3.3V ± 0.3V
    9. 5.9  开关特性：Tsk，TMAX
    10. 5.10 工作特性：VCCA = 1.5V 至 1.5V，VCCB = 3.3V 至 3.3V
    11. 5.11 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 架构
      2. 7.3.2 输入驱动器要求
      3. 7.3.3 输出负载注意事项
      4. 7.3.4 启用和禁用
      5. 7.3.5 I/O 线路上的上拉或下拉电阻
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.3 输出负载注意事项

TI 建议采用较短的 PCB 布线长度进行仔细的 PCB 布局，以避免过多容性负载并确保发生正确的 O.S. 触发。PCB 信号布线长度必须保持足够短，以使任何反射的往返延迟小于单稳态持续时间，从而导致任一反射在源驱动器上遇到低阻抗。O.S. 电路设计为保持约 30ns 时间。可驱动的集总负载的最大电容也直接取决于单稳态持续时间。

对于非常重的容性负载，在信号完全驱动到正电源轨之前，单稳态可能会超时。已设置 O.S. 持续时间，以在动态 ICC、负载驱动能力和最大比特率这些注意事项之间实现更好的权衡。PCB 布线长度和连接器都增加了 TXS0102 器件输出的电容，因此建议考虑此集总负载电容，以避免 O.S. 再触发、总线争用、输出信号振荡或其他不利的系统级影响。