ZHCSGH9B June 2017 – September 2026 TPS7A90
PRODUCTION DATA
电源正常电路通过监测反馈引脚电压来指示输出电压状态。当反馈引脚电压降至 PG 阈值电压 (VIT(PG)) 以下时,PG 引脚开漏输出将接合并将 PG 引脚拉至接近 GND。当反馈电压超出 VIT(PG) 阈值的量大于 VHYS(PG) 时,PG 引脚变为高阻抗。通过将上拉电阻器连接至外部电源,任何下游器件都可以接收电源正常作为可用于时序控制的逻辑信号。确保外部上拉电源电压使接收器件获得有效的逻辑信号。TI 建议使用 10kΩ 至 100kΩ 的上拉电阻器。TI 还建议在需要高精度的应用或需要微处理器引起复位的应用中使用外部复位器件,例如 TPS3890。
当使用前馈电容器 (CFF) 时,LDO 启动的时间常数会增加,而电源正常输出时间常数保持不变,这可能导致电源正常输出的状态无效。为避免此问题并接收有效的 PG 输出,请确保 LDO 启动和电源正常输出的时间常数相匹配,这可以通过添加一个与电源正常上拉电阻器并联的电容器来完成。另请参阅使用前馈电容器和低压降稳压器的优缺点 应用手册。
仅当器件在高于器件最小输入电压的情况下工作时,PG 的状态才有效,并且当输入电压降至低于 UVLO 阈值减去 UVLO 迟滞时,无论输出电压状态如何,电源正常状态都会被置为有效。图 6-2 显示了电源正常电路的简化方框图。当输入电压降至大约 0.8V 以下时,没有足够的栅极驱动电压来使开漏电源正常器件保持导通状态,并且电源正常输出被拉至高电平。将电源正常状态上拉电阻连接至输出电压有助于最大程度地减小此影响。
图 6-2 简化的 PG 电路