ZHCSYR3A June   2006  – August 2025 TPS73201-EP , TPS73215-EP , TPS73216-EP , TPS73218-EP , TPS73225-EP , TPS73230-EP , TPS73233-EP , TPS73250-EP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2.     功耗额定值
    3. 5.2 电气特性
    4. 5.3 典型特性
  7. 6 功能方框图
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1  输入和输出电容器要求
      2. 7.1.2  输出噪声
      3. 7.1.3  对于改进 PSRR 和噪声性能的电路板布局布线建议
      4. 7.1.4  内部电流限制
      5. 7.1.5  关断
      6. 7.1.6  压降电压
      7. 7.1.7  瞬态响应
      8. 7.1.8  反向电流
      9. 7.1.9  热保护
      10. 7.1.10 功率耗散
      11. 7.1.11 封装
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 器件命名规则
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

功耗额定值

请参阅(1)
电路板 封装 RΘJC RΘJA 降额因子
高于 TA = 25°C		 TA ≤ 25°C
额定功率		 TA = 70°C
额定功率		 TA = 85°C
额定功率		 TA = 125°C
额定功率
低 K(2) DBV 64°C/W 255°C/W 3.9mW/°C 450mW 275mW 215mW 58mW
高 K(3) DBV 64°C/W 180°C/W 5.6mW/°C 638mW 388mW 305mW 83mW
(1) 有关热设计的更多信息，请参阅“应用和实现”部分中的“功率耗散”。
(2) 用于推算这些数据的 JEDEC 低 K (1s) 电路板设计是一个 3 英寸 × 3 英寸的双层电路板，该电路板顶层有 2 盎司铜迹线。
(3) 用于推算这些数据的 JEDEC 高 K (2s2p) 电路板设计是一个 3 英寸 × 3 英寸的多层电路板，该电路板有 1 盎司的内部电源层和接地层，顶层和底层有 2 盎司的铜迹线。