ZHCSOF9D April   2022  – September 2026 TPS25981

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 开关特性
      1.      15
    8. 6.8 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 欠压锁定（UVLO 和 UVP）
      2. 7.3.2 过压锁定 (OVLO)
      3. 7.3.3 浪涌电流、过流和短路保护
        1. 7.3.3.1 压摆率 (dVdt) 和浪涌电流控制
        2. 7.3.3.2 稳态期间的断路器
        3. 7.3.3.3 启动期间的工作电流限制
        4. 7.3.3.4 短路保护
      4. 7.3.4 模拟负载电流监视器
      5. 7.3.5 过热保护 (OTP)
      6. 7.3.6 故障响应和指示 (FLT)
      7. 7.3.7 电源正常状态指示 (PG)
      8. 7.3.8 快速输出放电（QOD）
      9. 7.3.9 反向电流阻断 FET 驱动器
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 单器件，自控型
        1. 8.1.1.1 其他不同的情况
      2. 8.1.2 并行运行
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 器件选择
        2. 8.2.2.2 设置输出电压上升时间 (tR)
        3. 8.2.2.3 设置过流阈值 (ILIM)
        4. 8.2.2.4 设置过流消隐时间间隔 (tITIMER)
        5. 8.2.2.5 压降
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 瞬态保护
      2. 8.3.2 输出短路测量
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.7 电源正常状态指示 (PG)

TPS259814x 提供一个高电平有效数字输出 (PG)，该输出用作电源正常指示信号，当器件处于稳定状态并准备好供电时，该输出被置为高电平有效。PG 为漏极开路引脚，必须上拉至外部电源。

上电后，PG 最初被拉至低电平。该器件启动一个浪涌序列，在该序列中，以受控方式导通 FET。当 FET 栅极电压达到完全过驱时（指示浪涌序列已完成），PG 在抗尖峰脉冲时间 (tPGA) 后被置为有效。

如果在任何时候 FET 关断，则 PG 会置为无效。PG 置为无效抗尖峰脉冲时间为 tPGD。

TPS25981 TPS25981xx PG 时序图图 7-7 TPS25981xx PG 时序图
表 7-3 TPS25981xx PG 指示摘要

事件

保护响应

PG 引脚

PG 延迟

欠压锁定（UVP 或 UVLO）

关断

L

过压 (OVLO)

关断

L

tPGD

稳定状态

不适用

H

tPGA

瞬态过流

不适用

H

持续过载

断路器

L

tITIMER + tPGD

输出短路至 GND

快速跳变后进行限流

L

tPGD

ILM 引脚开路

关断

L

tITIMER + tPGD

ILM 引脚短接至 GND

关断

L

tPGD

过热

关断

L

tPGD

当器件未通电时，PG 引脚应保持低电平。不过，在这种情况下，没有有源下拉来将该引脚一直驱动至 0V。如果 PG 引脚被上拉至即使器件未通电也存在的独立电源，则此引脚上可能会出现一个小电压，具体取决于引脚灌电流，这是上拉电源电压和电阻的函数。尽可能减小灌电流，以使该引脚电压保持在足够低的水平，使得在此情况下不会被相关的外部电路检测为逻辑高电平。